AN 940: インクリメンタル・ブロックベース・コンパイルのチュートリアル: インテル® Agilex™ FシリーズFPGA開発ボード用
ID
691276
日付
12/10/2021
Public
1. AN 940: インクリメンタル・ブロックベース・コンパイルのチュートリアル インテル® Agilex™ FシリーズFPGA開発ボード用
| 更新対象: |
|---|
| インテル® Quartus® Prime デザインスイート 21.3 |
| この翻訳版は参照用であり、翻訳版と英語版の内容に相違がある場合は、英語版が優先されるものとします。翻訳版は、資料によっては英語版の更新に対応していない場合があります。最新情報につきまし ては、必ず英語版の最新資料をご確認ください。 |
このチュートリアルでは、インクリメンタル・ブロックベース・コンパイルを使用して、結果の予測可能性を向上させ、インテル® Quartus® Prime開発ソフトウェア・プロ・エディションでのデザインのイタレーションを減らす方法を示します。
インクリメンタル・ブロックベース・コンパイルにより、特定のFPGAコアロジックのデザインブロック (または階層デザイン・インスタンスを構成するロジック) の満足のいくコンパイル結果を保持し、それらの結果を後続のコンパイルで再利用できます。階層インスタンスをデザイン・パーティションとして割り当てます。デザイン・パーティションは、コンパイルが成功した後に保持できます。保持されたデザイン・パーティションには、コアリソース (LUT、レジスター、メモリーブロック、DSPブロックなど) のみを含める必要があり、周辺リソースを含めることはできません。
コア・パーティションが保持されたパーティション・デザイン
このチュートリアルでは、インテルAgilex™のデザイン例を使用して、結果の予測可能性を改善し、次の方法でデザインのイタレーションを減らす方法を示します。
- 合成または最終コンパイル後にデザイン・パーティションを保持し、保持された結果を後続のコンパイルで再利用します。
- 他のデザイン・パーティションは変更せずに、最適化のために特定のデザイン・パーティションのみをターゲットにします。