インテル® MAX® 10 FPGAコンフィグレーション・ユーザーガイド

ID 683865
日付 1/07/2019
Public
ドキュメント目次

5.1. デュアル・コンフィグレーション インテル® FPGA IPコアのAvalon-MMアドレスマップ

表 34.  インテルMAX 10デバイスに向けたデュアル・コンフィグレーション インテル® FPGA IPコアのAvalon-MMアドレスマップ
  • インテルでは、書き込み動作向けの予約ビットを0に設定することを推奨しています。読み出し動作では、IPコアは常に出力として0を生成します。
  • 1を書き込むことで、記述した任意の動作をトリガーします。
  • オフセット4、5、6、7の任意の読み出し動作の前に、必要な動作をオフセット2からトリガーする必要があります。
オフセット R/W 幅 (ビット) 説明
0 W 32
  • ビット0 — リコンフィグレーションをトリガーします。
  • ビット1 — ウォッチドッグ・タイマーをリセットします。
  • ビット31:2 — 予約済
信号は、 Avalon® の同じ書き込みサイクルと同時にトリガーされます。
1 W 32
  • ビット0 — 入力レジスターに対してconfig_sel_overwriteをトリガーします。
  • ビット1 — 入力レジスターにconfig_selを書き込みます。コンフィグレーション・イメージ0または1をロードするには0または1を設定します。
  • ビット31:2 — 予約済
busy信号は書き込みサイクルの直後、コンフィグレーション・イメージの情報がレジスターに格納されている間に生成されます。busy信号がHighになると、処理が完了してbusy信号がディアサートされるまで、このアドレスへの書き込みは無視されます。
2 W 32
  • ビット0 — ユーザー・ウォッチドッグからの読み出し動作をトリガーします。
  • ビット1 — 前回のステート・アプリケーション2レジスターからの読み出し動作をトリガーします。
  • ビット2 — 前回のステート・アプリケーション1 レジスターからの読み出し動作をトリガーします。
  • ビット3 — 入力レジスターからの読み出し動作をトリガーします。
  • ビット31:4 — 予約済
busy信号が書き込みサイクル直後に生成されます。
3 R 32
  • ビット0 — IP busy信号です。
  • ビット31:1 — 予約済
busy信号は、デュアル・コンフィグレーション インテル® FPGA IPコアが書き込みまたは読み出し処理中であることを示します。この状態では、リモート・システム・アップデート・ブロック・レジスターの動作要求に向けたすべての書き込み動作は、リセットタイマーへのトリガーを除き無視されます。インテルでは、読み出しまたは書き込みプロセスをトリガーした後、このbusy信号をポーリングすることを推奨しています。
4 R 32
  • Bit 11:0 — ユーザー・ウォッチドッグの値です。 13
  • ビット12 — ユーザー・ウォッチドッグのイネーブル化の現在の状態
  • ビット16:13 — 現在の状態のmsm_cs値です。
  • ビット31:17 — 予約済
5 R 32
  • ビット3:0 — リモート・システム・アップグレード・ステータス・レジスター — MAX 10デバイスの前回のステート・ロジック・ビットの表からの前回のステート・アプリケーション1リコンフィグレーション・ソースの値です。
  • ビット7:4 — 前回のステート・アプリケーション1のmsm_cs値です。
  • ビット31:8 — 予約済
6 R 32
  • ビット3:0 — リモート・システム・アップグレード・ステータス・レジスター — MAX 10デバイスの前回のステート・ロジック・ビットの表からの前回のステート・アプリケーション2リコンフィグレーション・ソースの値です。
  • ビット7:4 — 前回のステート・アプリケーション2のmsm_cs値です。
  • ビット31:8 — 予約済
7 R 32
  • ビット0 — 入力レジスターからのconfig_sel_overwrite値です。
  • ビット1 — 入力レジスターのconfig_sel14
  • ビット31:2 — 予約済
13 デュアル・コンフィグレーションIP コアを使用して、29ビットのユーザー・ウォッチドッグ値のうち上位12ビットのみを読み出しすることができます。
14 入力レジスターのconfig_sel読み出しのみを行います。物理的なCONFIG_SEL ピン設定には影響しません。