Intel Agilex® 7デバイスファミリーの高速シリアル・インターフェイスのシグナル・インテグリティー・デザイン・ガイドライン
ID
683864
日付
6/15/2023
Public
インテルのみ表示可能 — GUID: tmu1591295947224
Ixiasoft
1.3.2. 電源層
電源供給ネットワーク (PDN) のデザインの詳細については、AN 910: Intel Agilex® 7電源供給ネットワークのデザイン・ガイドラインを参照してください。
- 可能な場合は1または2オンスの厚さの銅箔を使用して、同じ配線スペースでより強力な電流伝送機能を提供します。
- 100 Aを超える電流を流す可能性のあるコア電源レールなどの大電流電源レールの場合は、多層を並列に使用します。
- 単一電源用に複数のプレーンでデザインする場合は、電源プレーンに十分なスティッチング・ビアを追加して、低抵抗の垂直パスを提供します。
- 電源層をグランド層の隣に配置して、平面静電容量を作成します。これにより、高周波デカップリングが促進され、電磁干渉 (EMI) 放射が減少し、電磁両立性 (EMC) の堅牢性が向上します。平面静電容量は電源プレーンとグランドプレーンの間の誘電体の厚さに反比例するため、電源プレーンとグランドプレーンの間で薄い誘電体を選択して、平面静電容量を増やし、平面スプレッディング・インダクタンスを減らします。