Intel Agilex® 7デバイスファミリーの高速シリアル・インターフェイスのシグナル・インテグリティー・デザイン・ガイドライン
ID
683864
日付
6/15/2023
Public
インテルのみ表示可能 — GUID: jrc1614081830658
Ixiasoft
1.4.3.2. パッシブチャネルの最適化
FPGA BGAパッドからモジュールICパッドまでのチャネル全体を最適化する必要があります。光モジュールはベンダーのプロトコル仕様に従ってすでに最適化されているため、FPGA BGAパッドから光コネクターのフットプリントまで、PCB上のチャネルの最適化にのみ集中する必要があります。PCBチャネルを最適化する方法に関する一般的な推奨事項については、 一般的なPCBデザイン・ガイドライン を参照してください。 インテルFPGA開発キットを使用してボードデザインを開始できます。All Development Kitsを参照してください。
図 21. 一般的なCEI-112G-VSRチャネル
- FPGA BGAブレークアウト・ビアや光コネクター・ファンアウト・ビアなど、ビア構造の最適化に3D EMツールを使用します。
- コネクター・ファンアウト・ビアの最適化用のコネクター3Dモデルを含めると、コネクターベンダーは通常、コネクターおよびPCBジョイント・シミュレーション用の暗号化された3Dモデルを提供できます。
図 22. コネクター
- シミュレーションにすべてのコンポーネントのクロストーク効果を含めます (FPGA BGAビア、トレース、コネクター・ファンアウト・ビア)。
- チャネルの各要素の最適化が完了したら、それらを (ボールからボールへ) カスケード接続してパッシブチャネルを構築し、通常はSパラメーター形式でチャネル・パフォーマンスを取得します。
- チャネル・パフォーマンスを理解するために、チャネルSパラメーターから挿入損失、リターン損失、クロストーク、モード変換などの従来のチャネル・パフォーマンスのプロットを作成します。
- 欠陥が見つかった場合は、さらに最適化します。
関連情報