1. インテル® FPGA SDK for OpenCL™ の概要
2. インテル® FPGA SDK for OpenCL™オフライン・コンパイラーのカーネル・コンパイル・フロー
3. ソフトウェア、コンパイラー、カスタム・プラットフォームに関する一般的な情報の取得
4. FPGAボードの管理
5. OpenCLカーネルの構築
6. ホスト・アプリケーションの設計
7. OpenCL カーネルのコンパイル
8. OpenCLカーネルのエミュレーションとデバッグ
9. カーネルのreport.htmlファイルのレビュー
10. OpenCLカーネルのプロファイリング
11. インテル® Code Builder for OpenCL™ を使用するOpenCL™アプリケーションの開発
12. インテル® FPGA SDK for OpenCL™ のアドバンスト機能
A. OpenCL機能のサポート状況
B. インテル® FPGA SDK for OpenCL™ プロ・エディション・プログラミング・ガイドの改訂履歴
3.1. ソフトウェア・バージョンの表示 (version)
3.2. コンパイラー・バージョンの表示 (-version)
3.3. インテル FPGA SDK for OpenCL ユーティリティー・コマンド・オプション・リストの表示 (help)
3.4. インテル FPGA SDK for OpenCL オフライン・コンパイラー・コマンド・オプション・リストの表示 (引数なし、-help、-h)
3.5. 利用可能なFPGAボードとカスタム・プラットフォームのリスト表示 (-list-boardsおよび-list-board-packages)
3.6. OpenCLバイナリーのコンパイル環境の表示 (env)
5.1. カーネルの命名ガイドライン
5.2. データの処理効率を最適化するためのプログラミング手法
5.3. ローカル・メモリー・サイズへのポインターの最適化に向けたプログラミング手法
5.4. インテル® FPGA SDK for OpenCL™ チャネル拡張の実装
5.5. OpenCLパイプの実装
5.6. 任意精度での整数の実装
5.7. 条件付きコンパイルにおける定義済みプリプロセッサー・マクロの使用
5.8. __constantアドレス空間修飾子の宣言
5.9. 構造体データ型をOpenCLカーネルに引数として含める
5.10. レジスターの推論
5.11. 倍精度浮動小数点演算の有効化
5.12. 単一ワークアイテム・カーネルに向けた単一サイクル浮動小数点アキュムレーター
5.13. 整数のプロモーション規則
6.6.2.1. ホスト・アプリケーションとKhronos ICD Loader Libraryのリンク
6.6.2.2. ホスト・アプリケーションをコンパイルするためのフラグの表示 (compile-config)
6.6.2.3. OpenCLホスト・ランタイム・ライブラリーおよびMMDライブラリーへのパスの表示 (ldflags)
6.6.2.4. OpenCLホスト・ランタイム・ライブラリーおよびMMDライブラリーのリスト表示 (ldlibs)
6.6.2.5. OpenCLホスト・ランタイム・ライブラリーおよびMMDライブラリーに関する情報の表示 (link-config または linkflags)
7.1. ハードウェアのコンフィグレーション・ファイルを作成するためのカーネルのコンパイル
7.2. ハードウェアを構築せずに行うカーネルのコンパイル (-c)
7.3. ハードウェアを構築せずに行うカーネルまたはオブジェクト・ファイルのコンパイルおよびリンク (-rtl)
7.4. ヘッダーファイル位置の指定 (-I=<directory>)
7.5. インテル® FPGA SDK for OpenCL™オフライン・コンパイラーの出力ファイル名の指定 (-o <filename>)
7.6. 特定のFPGAボードとカスタム・プラットフォームに対するカーネルのコンパイル (-board=<board_name>) および (-board-package=<board_package_path>)
7.7. カーネルコンパイル時のハードウェア生成フィッティング・エラーの解決 (-high-effort)
7.8. カーネルのFmaxターゲットのスケジュール指定 (-fmax=<fmax target in MHz>)
7.9. カーネル・パラメーターを指定するためのプリプロセッサー・マクロの定義 (-D<macro_name>)
7.10. コンパイル進捗レポートの生成 (-v)
7.11. リソース推定使用率要約の画面表示 (-report)
7.12. インテル® FPGA SDK for OpenCL™オフライン・コンパイラーの警告メッセージの抑制 (-W)
7.13. インテル® FPGA SDK for OpenCL™オフライン・コンパイラーの警告メッセージのエラーメッセージへの変換 (-Werror)
7.14. コンパイラー・レポートのデバッグデータの削除および.aocxファイルのソースコードの削除 (-g0)
7.15. グローバルメモリーのバーストインターリーブの無効化 (-no-interleaving=<global_memory_type>)
7.16. グローバルメモリーのリング型相互接続の強制 (-global-ring)
7.17. グローバルメモリーへの書き込みスループット向上に向けたストアリングの複製 (-duplicate-ring)
7.18. コンスタント・メモリー・キャッシュ・サイズのコンフィグレーション (-const-cache-bytes=<N>)
7.19. 浮動小数点演算処理順序の緩和 (-fp-relaxed)
7.20. 浮動小数点演算における丸め処理の削減 (-fpc)
7.21. OpenCLコンパイルの高速化 (-fast-compile)
7.22. カーネルのインクリメンタル・コンパイル (-incremental)
7.23. メモリーの誤り訂正符号をともなうカーネルのコンパイル (-ecc)
7.24. ハードウェアのカーネル呼び出しキューの無効化 (-no-hardware-kernel-invocation-queue)
7.25. ハンドシェイク・プロトコルの変更 (-hyper-optimized-handshaking)
8.1. 高速エミュレーターの設定
8.2. エミュレーションに向けたチャネル・カーネル・コードの変更
8.3. エミュレーションに向けたカーネルのコンパイル (-march=emulator -fast-emulator)
8.4. OpenCLカーネルのエミュレーション
8.5. LinuxにおけるOpenCLカーネルのデバッグ
8.6. インテル® FPGA SDK for OpenCL™ Emulatorの制限
8.7. ハードウェアとエミュレーターの結果の不一致
8.8. 高速エミュレーターの環境変数
8.9. 高速エミュレーターでサポートされている拡張機能
8.10. 高速エミュレーターの既知の問題
8.11. レガシー・エミュレーターの使用
12.1.1. RTLモジュールとOpenCLパイプラインの理解
12.1.2. OpenCLライブラリーに向けたOpenCLヘルパー関数ファイルのパッケージ化
12.1.3. OpenCLライブラリーに向けたRTLコンポーネントのパッケージ化
12.1.4. RTLモジュールの検証
12.1.5. 複数のオブジェクト・ファイルのライブラリー・ファイルへのパッケージ化
12.1.6. OpenCLカーネルコンパイル時のOpenCLライブラリーの指定
12.1.7. シミュレーションによるOpenCLライブラリーのデバッグ (プレビュー)
12.1.8. シンプルな関数で動作するOpenCLライブラリーの使用 (例1)
12.1.9. 外部メモリーと動作するOpenCLライブラリーの使用 (例2)
12.1.10. OpenCLライブラリーのコマンドライン・オプション
12.1.1.1. インテルFPGA SDK for OpenCLパイプラインのアプローチの概要
12.1.1.2. RTLモジュールのインテル FPGA SDK for OpenCLパイプラインへの統合
12.1.1.3. ストールのないRTL
12.1.1.4. RTLモジュール・インターフェイス
12.1.1.5. Avalon Streaming (Avalon-ST) インターフェイス
12.1.1.6. RTLリセットおよびクロック信号
12.1.1.7. RTLモジュールのXML構文
12.1.1.8. RTLモジュールと外部メモリーの通信
12.1.1.9. RTLモジュールに入るスレッドの順序
12.1.1.10. RTLモジュールのOpenCL Cモデル
12.1.1.11. RTLモジュールとパーシャル・リコンフィグレーションにおける潜在的な非互換性
5.5.5.6. io属性を使用したI/Oパイプの実装
OpenCL™パイプ宣言にio属性を含め、FPGAボードの入力または出力フィーチャーと接続する特別なI/Oパイプを宣言します。
このフィーチャーには、ネットワーク・インターフェイス、PCIe®、カメラ、データのキャプチャーや処理を行うその他デバイス、プロトコルなどが含まれます。
インテル® FPGA SDK for OpenCL™ チャネル拡張のio("chan_id") 属性は、チャネルが接続するアクセラレーター・ボードのI/Oフィーチャーを指定します。chan_id引数は、カスタム・プラットフォームのboard_spec.xmlファイルにあるI/Oインターフェイスの名前です。同じI/Oフィーチャーを使用し、I/Oパイプを識別することができます。
ペリフェラル・インターフェイスの使用法は各デバイスのタイプによって異なる可能性があるため、I/Oパイプをカーネルプログラムに実装する際は、ボードメーカーの資料を参照してください。OpenCL™カーネルのコードは、ペリフェラル・インターフェイスが生成するデータの型と互換性がなければなりません。外部I/Oパイプとカーネルのバイトの順序が異なる場合、 インテル® FPGA SDK for OpenCL™オフライン・コンパイラーは、バイトの順序を入出時にシームレスに変換します。
注意:
- ボードに直接接続しており、I/Oパイプを介してペリフェラル・デバイスと通信するパイプには、暗黙的なデータの依存性が存在する可能性があります。オフライン・コンパイラーはそれらの依存関係を認識できないため、この暗黙的なデータの依存性はコンパイルの問題を引き起こす可能性があります。
- 同一のペリフェラルと通信する外部I/Oパイプは、シーケンシャルな順序に従いません。予期しない動作が発生する可能性があるため、外部デバイスがシーケンシャルな順序を必要としないようにしてください。
- カスタム・プラットフォームのboard_spec.xmlファイルを確認し、FPGAボードで使用可能な入力および出力フィーチャーを特定ください。
例えば、board_spec.xmlファイルには、I/Oフィーチャーに関する次のような情報が含まれています。
<channels> <interface name="udp_0" port="udp0_out" type="streamsource" width="256" chan_id="eth0_in"/> <interface name="udp_0" port="udp0_in" type="streamsink" width="256" chan_id="eth0_out"/> <interface name="udp_0" port="udp1_out" type="streamsource" width="256" chan_id="eth1_in"/> <interface name="udp_0" port="udp1_in" type="streamsink" width="256" chan_id="eth1_out"/> </channels>
interface要素のwidth属性は、そのパイプで使用されるデータの型の幅をビット単位で指定します。上記例の場合、uintとfloatのデータ型はどちらも32ビット幅です。その他のより大きなデータ型や、ベクトル化されたデータ型は、board_spec.xmlファイルで指定されている適切なビット幅に一致している必要があります。
- 次のコード例で示されているようにio属性を実装します。io属性名は、board_spec.xmlファイルで指定されているI/Oチャネル名 (chan_id) に一致しなければなりません。
__kernel void test (pipe uint pkt __attribute__((io(“enet”))),; pipe float data __attribute__((io(“pcie”))));重要: board_spec.xmlファイル内のチャネルのXML要素で指定されている各I/Oパイプに、固有のio("chan_id") ハンドルを宣言してください。