Quartus® Prime プロ・エディションのユーザーガイド: パーシャル・リコンフィグレーション

ダウンロード PDF
ID 683834
日付 10/23/2024
Public
ドキュメント目次
ドキュメント目次 x
1. パーシャル・リコンフィグレーション・デザインの作成 2. パーシャル・リコンフィグレーション・ソリューション IP ユーザーガイド A. Quartus® Prime プロ・エディションのユーザーガイド
1. パーシャル・リコンフィグレーション・デザインの作成 x
1.1. このバージョンの新機能 1.2. パーシャル・リコンフィグレーション用語 1.3. パーシャル・リコンフィグレーション・プロセス・シーケンス 1.4. 内部ホストのパーシャル・リコンフィグレーション 1.5. 外部ホストのパーシャル・リコンフィグレーション 1.6. パーシャル・リコンフィグレーション・デザイン・フロー 1.7. パーシャル・リコンフィグレーション・デザインの考慮事項 1.8. 階層型パーシャル・リコンフィグレーション 1.9. パーシャル・リコンフィグレーション・デザインのタイミング解析 1.10. パーシャル・リコンフィグレーション・デザインのシミュレーション 1.11. パーシャル・リコンフィグレーション・デザインのデバッグ 1.12. パーシャル・リコンフィグレーション・セキュリティー ( Stratix® 10デザイン) 1.13. PRビットストリームの圧縮および暗号化 ( Arria® 10および Cyclone® 10 GXデザイン) 1.14. PRプログラミング・エラーの回避 1.15. PRデザインのバージョン互換コンパイル・データベースのエクスポート 1.16. パーシャル・リコンフィグレーション・デザインの作成の改訂履歴
1.6. パーシャル・リコンフィグレーション・デザイン・フロー x
1.6.1. ステップ 1 : パーシャル・リコンフィグレーションのリソースの特定 1.6.2. ステップ2 : デザイン・パーティションの作成 1.6.3. ステップ 3 : デザインのフロアプラン 1.6.4. ステップ4 : Partial Reconfiguration Controller Intel FPGA IPの追加 1.6.5. ステップ5 : ペルソナの定義 1.6.6. ステップ6 : ペルソナのリビジョンの作成 1.6.7. ステップ7 : ベースリビジョンのコンパイルと静的領域のエクスポート 1.6.8. ステップ8 : PR実装リビジョンのセットアップ 1.6.9. ステップ9 : FPGAデバイスのプログラミング
1.6.3. ステップ 3 : デザインのフロアプラン x
1.6.3.1. フロアプラン制約の段階的適用
1.6.4. ステップ4 : Partial Reconfiguration Controller Intel FPGA IPの追加 x
1.6.4.1. Partial Reconfiguration Controller Intel FPGA IPの追加 1.6.4.2. Partial Reconfiguration Controller Arria® 10/Cyclone 10 FPGA IPの追加
1.6.7. ステップ7 : ベースリビジョンのコンパイルと静的領域のエクスポート x
1.6.7.1. PR ロジック使用率レポートの理解
1.6.9. ステップ9 : FPGAデバイスのプログラミング x
1.6.9.1. PRビットストリーム・ファイルの生成 1.6.9.2. PRビットストリーム・ファイルの生成 1.6.9.3. パーシャル・リコンフィグレーション・ビットストリームの互換性チェック 1.6.9.4. ロウ・バイナリ・プログラミング・ファイル・バイト・シーケンスの送信例 1.6.9.5. 複数の .pmsfファイルをマージして1つの .pmsfファイルを生成する ( Arria® 10および Cyclone® 10 GXデザイン)
1.7. パーシャル・リコンフィグレーション・デザインの考慮事項 x
FPGAデバイスとソフトウェアに関する考慮事項 デザイン・パーティションに関する考慮事項 クロッキング信号、リセット信号、およびフリーズ信号に関する考慮事項 1.7.1. パーシャル・リコンフィグレーション・デザイン・ガイドライン 1.7.2. PRデザインにおけるタイミング・クロージャーのベストプラクティス 1.7.3. PRファイルの管理 1.7.4. PR領域の初期条件の評価 1.7.5. PR領域に対するラッパーロジックの作成 1.7.6. PR領域に対するフリーズロジックの作成 1.7.7. PR領域レジスターのリセット 1.7.8. PR領域でのグローバル信号の昇格 1.7.9. クロックおよびその他のグローバル配線のプランニング 1.7.10. オンチップメモリーのクロックイネーブルの実装
1.7.3. PRファイルの管理 x
1.7.3.1. 方法1 (推奨) ：各ペルソナに一意のエンティティーおよびファイル名を指定する 1.7.3.2. 方法 2: パラメーター化されたPRペルソナにQSF割り当てを設定する
1.7.8. PR領域でのグローバル信号の昇格 x
1.7.8.1. 行クロック領域境界の表示
1.7.10. オンチップメモリーのクロックイネーブルの実装 x
1.7.10.1. クロック・ゲーティング
1.8. 階層型パーシャル・リコンフィグレーション x
1.8.1. 異なるコンパイルからの親QDBファイルの使用
1.9. パーシャル・リコンフィグレーション・デザインのタイミング解析 x
1.9.1. 集約リビジョンでのタイミング解析の実行
1.10. パーシャル・リコンフィグレーション・デザインのシミュレーション x
1.10.1. パーシャル・リコンフィグレーション・シミュレーション・フロー 1.10.2. PRペルソナ置き換えのシミュレーション
1.10.2. PRペルソナ置き換えのシミュレーション x
1.10.2.1. altera_pr_persona_if モジュール 1.10.2.2. altera_pr_wrapper_mux_out モジュール 1.10.2.3. altera_pr_wrapper_mux_in モジュール
1.11. パーシャル・リコンフィグレーション・デザインのデバッグ x
1.11.1. Signal Tapロジック・アナライザーを使用したPRデザインのデバッグ 1.11.2. Intel Configuration Reset Release Endpoint to Debug Logic IPのインスタンス化
1.12. パーシャル・リコンフィグレーション・セキュリティー ( Stratix® 10デザイン) x
1.12.1. PRビットストリームのセキュリティー検証 ( Stratix® 10デザイン) 1.12.2. PRビットストリーム認証 ( Stratix® 10デザイン) 1.12.3. PRビットストリーム暗号化 ( Stratix® 10デザイン)
1.13. PRビットストリームの圧縮および暗号化 ( Arria® 10および Cyclone® 10 GXデザイン) x
1.13.1. 暗号化PRビットストリームの生成 (インテルArria 10または Cyclone® 10 GXデザイン) 1.13.2. ビットストリームの暗号化および圧縮のClock-to-Data比 （インテルArria 10または Cyclone® 10 GXデザイン) 1.13.3. データ圧縮の比較
1.15. PRデザインのバージョン互換コンパイル・データベースのエクスポート x
1.15.1. PRデザインのバージョン互換データベースのフロー 1.15.2. PRデザインのバージョン互換コンパイル・データベースの生成
2. パーシャル・リコンフィグレーション・ソリューション IP ユーザーガイド x
2.1. 内部および外部PRホスト・コンフィグレーション 2.2. Partial Reconfiguration Controller Intel FPGA IP 2.3. Partial Reconfiguration Controller Intel Arria® 10/Cyclone® 10 FPGA IP 2.4. Partial Reconfiguration External Configuration ControllerIntel FPGA IP 2.5. Partial Reconfiguration Region Controller Intel® FPGA IP 2.6. Avalon® Memory-Mapped Partial Reconfiguration Freeze Bridge IP 2.7. Avalon® Streaming Partial Reconfiguration Freeze Bridge IP 2.8. インテルFPGA IPの生成およびシミュレーション 2.9. Quartus® Prime プロ・エディション ユーザーガイド : パーシャル・リコンフィグレーションのアーカイブ 2.10. パーシャル・リコンフィグレーション・ソリューションIPユーザーガイド 改訂履歴
2.2. Partial Reconfiguration Controller Intel FPGA IP x
2.2.1. メモリーマップ 2.2.2. パラメーター 2.2.3. ポート 2.2.4. タイミング仕様 2.2.5. PRエラーの回復 2.2.6. セキュア・デバイス・マネージャー Firmware Error Reporting
2.2.5. PRエラーの回復 x
2.2.5.1. PR エラー回復のタイミング仕様
2.2.6. セキュア・デバイス・マネージャー Firmware Error Reporting x
2.2.6.1. SDM Firmware Error Reportingのタイミング仕様
2.3. Partial Reconfiguration Controller Intel Arria® 10/Cyclone® 10 FPGA IP x
2.3.1. エージェント・インターフェイス 2.3.2. リコンフィグレーション・シーケンス 2.3.3. 割り込みインターフェイス 2.3.4. パラメーター 2.3.5. ポート 2.3.6. タイミング仕様 2.3.7. PR制御ブロックおよびCRCブロックVerilog HDLの手動インスタンス化 2.3.8. PR制御ブロックおよびCRCブロックのVHDL手動インスタンス化 2.3.9. PR制御ブロック信号 2.3.10. インテルArria 10または Cyclone® 10 GXデザイン向け外部ホストのコンフィグレーション
2.3.4. パラメーター x
2.3.4.1. エラー検出CRCの要件
2.3.8. PR制御ブロックおよびCRCブロックのVHDL手動インスタンス化 x
2.3.8.1. PR制御ブロックおよびCRCブロックのVHDLコンポーネント宣言
2.3.9. PR制御ブロック信号 x
2.3.9.1. PR 制御ブロック信号のタイミング図
2.4. Partial Reconfiguration External Configuration ControllerIntel FPGA IP x
2.4.1. パラメーター 2.4.2. ポート 2.4.3. Partial Reconfiguration External ControllerIntel FPGA IPタイミング仕様 2.4.4. Agilex® 7、 Agilex™ 5、および Stratix® 10デザイン向け外部ホストのコンフィグレーション
2.5. Partial Reconfiguration Region Controller Intel® FPGA IP x
2.5.1. レジスター 2.5.2. パラメーター 2.5.3. ポート
2.6. Avalon® Memory-Mapped Partial Reconfiguration Freeze Bridge IP x
2.6.1. パラメーター 2.6.2. インターフェイス・ポート
2.7. Avalon® Streaming Partial Reconfiguration Freeze Bridge IP x
2.7.1. パラメーター 2.7.2. ポート
2.8. インテルFPGA IPの生成およびシミュレーション x
2.8.1. IPのパラメーターとオプションの指定 ( Quartus® Prime プロ・エディション) 2.8.2. Freeze Bridge更新スクリプトの実行 2.8.3. IPコアの生成された出力 (インテルQuartus Primeプロ・エディション) 2.8.4. Arria® 10および Cyclone® 10 GX PR制御ブロックのシミュレーション・モデル 2.8.5. PRペルソナ・シミュレーション・モデルの生成 2.8.6. セキュア・デバイス・マネージャーのパーシャル・リコンフィグレーション・シミュレーション・モデル
2.8.6. セキュア・デバイス・マネージャーのパーシャル・リコンフィグレーション・シミュレーション・モデル x
2.8.6.1. SDMの監視 2.8.6.2. 未知の出力およびペルソナのアクティベーションのシミュレーション 2.8.6.3. シミュレーションRBFに必要なワードシーケンス
1. パーシャル・リコンフィグレーション・デザインの作成
2. パーシャル・リコンフィグレーション・ソリューション IP ユーザーガイド
A. Quartus® Prime プロ・エディションのユーザーガイド

1.7. パーシャル・リコンフィグレーション・デザインの考慮事項

パーシャル・リコンフィグレーションは、 Quartus® Prime プロ・エディション開発ソフトウェアでの高度なデザインフローです。パーシャル・リコンフィグレーション・デザインを作成するには、PRデザイン・ガイドラインがデザインにどのように適用されるかを理解する必要があります。パーシャル・リコンフィグレーションのデザイン時には、システムレベルの動作の初期条件をすべて考慮に入れ、静的領域動作の一貫性と正確性を維持するようにしてください。

例えば、PRプログラミング中は、システムの他の部分によるPR領域への読み書きが行われないようにする必要があります。また、PR領域から静的領域への書き込みイネーブル出力をフリーズして、静的領域動作との干渉を避ける必要があります。デザインのすべてのペルソナに同一の最上位インターフェイスがない場合は、ラッパーロジックを作成して、すべてのペルソナが静的領域と類似していることを確認する必要があります。PR領域のパーシャル・リコンフィグレーションを行う場合は、リセットシーケンスを適用して、PR領域のレジスターを既知の状態にする必要があります。グローバル信号とオンチップメモリーには特定のガイドラインがあります。次のセクションで説明するデザインの考慮事項とガイドラインは、PRデザインのデザインファイルの作成に役立てることができます。

FPGAデバイスとソフトウェアに関する考慮事項

  • すべての Agilex® 7、 Agilex™ 5、 Stratix® 10、 Arria® 10、および Cyclone® 10 GXデバイスは、パーシャル・リコンフィグレーションをサポートしています。
  • 公称VCCには、データシートに記載の0.9Vまたは0.95Vを使用してください。VID対応デバイスも含みます。
  • Arria® 10および Cyclone® 10 GXプログラミング・ファイルのサイズを最小にするため、PR領域は必ず、短く、幅の広いものにしてください。 Agilex® 7、 Agilex™ 5、および Stratix® 10デザインの場合は、セクターにアラインしたPR領域を使用します。
  • Quartus® Prime スタンダード・エディション開発ソフトウェアでは、パーシャル・リコンフィグレーションのサポートは、 Arria® 10デバイスに対しては提供していません。また、 Agilex® 7、 Agilex™ 5、および Stratix® 10デバイスに対するサポートは提供していません。
  • Quartus® Prime プロ・エディション開発ソフトウェアの現在のバージョンでは、Signal Tap ファイル (.stp) は、各リビジョンに1つのみサポートしています。

デザイン・パーティションに関する考慮事項

  • リコンフィグレーション可能なパーティションには、LAB、RAM、DSPなどのコアリソースのみを含めることができます。トランシーバー、外部メモリー・インターフェイス、HPS、およびクロックなどのペリフェラル・リソースはすべて、デザインのスタティック部分にある必要があります。
  • デバイスをスタティックと個々のPR領域との間で物理的に分割するには、各PR領域をフロアプランして、排他的でコアのみの配置領域にし、関連する配線領域を持たせます。
  • リコンフィグレーション・パーティションには、すべてのPRペルソナで使用するポートすべてのスーパーセットを含める必要があります。

クロッキング信号、リセット信号、およびフリーズ信号に関する考慮事項

  • Arria® 10または Cyclone® 10 GXの任意のPR領域のクロックまたは他のグローバル信号の最大数は33です。 Agilex® 7、 Agilex™ 5または Stratix® 10の任意のPR領域のクロックまたは他のグローバル信号の最大数は32です。 Quartus® Prime プロ・エディション開発ソフトウェアの現在のバージョンでは、2つのPR領域で行クロックを共有することはできません。
  • PR領域には入力フリーズロジックは必要ありません。ただし、各PR領域のすべての出力を既知の定数値に固定し、パーシャル・リコンフィグレーション中の不明なデータを回避してください。
  • フィッターのレジスター重複を考慮して、リセット長を1サイクル増やします。
  • ベースリビジョンのコンパイルでPR領域に駆動する低スキューのグローバル信号 (クロックおよびリセット) のすべてにデスティネーションがあることを確認してください。
  • Agilex® 7および Agilex™ 5デバイスでは、PR 領域にある M20K RAM をクロックするにはグローバル・クロック・リソースを使用する必要があります。PR 領域のM20Kがローカルに配線されたクロックからのクロックポートにより駆動されている場合ｍ、フィッターはエラーを発行します。

セクションの内容
パーシャル・リコンフィグレーション・デザイン・ガイドライン
PRデザインにおけるタイミング・クロージャーのベストプラクティス
PRファイルの管理
PR領域の初期条件の評価
PR領域に対するラッパーロジックの作成
PR領域に対するフリーズロジックの作成
PR領域レジスターのリセット
PR領域でのグローバル信号の昇格
クロックおよびその他のグローバル配線のプランニング
オンチップメモリーのクロックイネーブルの実装

レベル 2 の表題