インテル® Stratix® 10可変精度DSPブロック・ユーザーガイド

ダウンロード PDF
ID 683832
日付 5/08/2017
Public
ドキュメント目次
ドキュメント目次 x
1. Stratix® 10の可変精度DSPブロックの概要 2. ブロック・アーキテクチャーの概要 3. 動作モードの説明 4. デザイン検討事項 5. Stratix® 10可変精度DSPブロック実装ガイド 6. Stratix® 10ネイティブ固定小数点DSP IPコア・リファレンス 7. ALTERA_MULT_ADD IPコア・リファレンス 8. ALTMULT_COMPLEX IPコア・リファレンス 9. LPM_MULT (Multiplier) IP コア・リファレンス 10. Stratix 10ネイティブ浮動小数点DSP IPコア・リファレンス 11. Stratix® 10 可変精度DSPブロック・ユーザーガイドの改訂履歴
1. Stratix® 10の可変精度DSPブロックの概要 x
1.1. 機能特性 1.2. Stratix® 10デバイスでサポートされる動作モード 1.3. リソース
2. ブロック・アーキテクチャーの概要 x
2.1. 固定小数点演算と浮動小数点演算の入力レジスターバンク 2.2. 固定小数点演算と浮動小数点演算のパイプライン・レジスター 2.3. 固定小数点演算向けの前置加算器 2.4. 固定小数点演算向けの内部係数 2.5. 固定小数点演算と浮動小数点演算の乗算器 2.6. 固定小数点演算と浮動小数点演算の乗算器 2.7. 固定小数点演算のアキュムレーターとチェインアウト加算器 2.8. 固定小数点演算のシストリック・レジスター 2.9. 固定小数点演算のダブル累算レジスター 2.10. 固定小数点演算と浮動小数点演算の出力レジスターバンク 2.11. 浮動小数点演算に対する例外処理
3. 動作モードの説明 x
3.1. 固定小数点演算の動作モード 3.2. 浮動小数点演算の動作モード
3.1. 固定小数点演算の動作モード x
3.1.1. 独立乗算器モード 3.1.2. Multiplier Adder Sumモード 3.1.3. 独立複素数乗算器 3.1.4. 36ビット入力に加算する18 × 19乗算モード 3.1.5. シストリックFIR モード
3.1.1. 独立乗算器モード x
3.1.1.1. 18 × 18または18 × 19独立乗算器 3.1.1.2. 27 × 27独立乗算器
3.1.5. シストリックFIR モード x
3.1.5.1. 可変精度ブロック・アーキテクチャー・ビューへのシストリック・モード・ユーザー・ビューのマッピング 3.1.5.2. 18ビットシストリックFIRモード 3.1.5.3. 27ビットシストリックFIRモード
3.2. 浮動小数点演算の動作モード x
3.2.1. 単一の浮動小数点演算機能 3.2.2. 複数の浮動小数点演算機能
3.2.1. 単一の浮動小数点演算機能 x
3.2.1.1. 乗算モード 3.2.1.2. 加算または減算モード 3.2.1.3. 積和演算モード
3.2.2. 複数の浮動小数点演算機能 x
3.2.2.1. 積和または積差モード 3.2.2.2. ベクトル1モード 3.2.2.3. ベクトル2モード 3.2.2.4. ダイレクト・ベクトル・ドット積 3.2.2.5. 複素数乗算
4. デザイン検討事項 x
4.1. 固定小数点演算向けの内部係数と前置加算器 4.2. 固定小数点演算向けのアキュムレーター 4.3. チェインアウト加算器 4.4. 固定小数点演算の入力カスケード
6. Stratix® 10ネイティブ固定小数点DSP IPコア・リファレンス x
6.1. サポートされる動作モード 6.2. 固定小数点演算の最大入力データ幅 6.3. Stratix® 10ネイティブ固定小数点DSP IPコアのパラメーター化 6.4. 信号
6.2. 固定小数点演算の最大入力データ幅 x
6.2.1. 18 x 18 Plus 36モードでの36ビット未満のオペランドの使用例
6.3. Stratix® 10ネイティブ固定小数点DSP IPコアのパラメーター化 x
6.3.1. 動作モードタブ 6.3.2. Pre-adderタブ 6.3.3. 内部係数タブ 6.3.4. アキュムレーター/出力カスケード 6.3.5. Pipeliningタブ 6.3.6. Clear Typeタブ
7. ALTERA_MULT_ADD IPコア・リファレンス x
7.1. 機能特性 7.2. パラメーター 7.3. 信号
7.1. 機能特性 x
7.1.1. 前置加算器 7.1.2. シストリック遅延レジスターのイネーブル 7.1.3. プリロード定数 7.1.4. ダブル・アキュムレーター
7.1.1. 前置加算器 x
7.1.1.1. Pre-adder Simpleモード 7.1.1.2. Pre-adder Coefficientモード 7.1.1.3. Pre-adder Inputモード 7.1.1.4. Pre-adder Squareモード 7.1.1.5. Pre-adder Constantモード
7.2. パラメーター x
7.2.1. Generalタブ 7.2.2. Extra Modesタブ 7.2.3. Multipliersタブ 7.2.4. Preadderタブ 7.2.5. アキュムレーター・タブ 7.2.6. Systolic/Chainout タブ 7.2.7. Pipeliningタブ
8. ALTMULT_COMPLEX IPコア・リファレンス x
8.1. 機能特性 8.2. 複素数乗算 8.3. パラメーター 8.4. 信号
9. LPM_MULT (Multiplier) IP コア・リファレンス x
9.1. 機能特性 9.2. パラメーター 9.3. 信号
9.2. パラメーター x
9.2.1. Generalタブ 9.2.2. General 2タブ 9.2.3. Pipeliningタブ
10. Stratix 10ネイティブ浮動小数点DSP IPコア・リファレンス x
10.1. Stratix® 10 ネイティブ浮動小数点DSPのIPコアでサポートされる動作モード 10.2. Stratix® 10ネイティブ浮動小数点DSP IPコアのパラメーター化 10.3. Stratix® 10ネイティブ浮動小数点DSP IPコアの信号
10.2. Stratix® 10ネイティブ浮動小数点DSP IPコアのパラメーター化 x
10.2.1. Stratix® 10ネイティブ浮動小数点DSP IPコアのパラメーター
1. Stratix® 10の可変精度DSPブロックの概要
2. ブロック・アーキテクチャーの概要
3. 動作モードの説明
4. デザイン検討事項
5. Stratix® 10可変精度DSPブロック実装ガイド
6. Stratix® 10ネイティブ固定小数点DSP IPコア・リファレンス
7. ALTERA_MULT_ADD IPコア・リファレンス
8. ALTMULT_COMPLEX IPコア・リファレンス
9. LPM_MULT (Multiplier) IP コア・リファレンス
10. Stratix 10ネイティブ浮動小数点DSP IPコア・リファレンス
11. Stratix® 10 可変精度DSPブロック・ユーザーガイドの改訂履歴

7.3. 信号

以下の表は、ALTERA_MULT_ADD IPコアの入力信号と出力信号を示しています。

表 41.  ALTERA_MULT_ADD入力信号
信号 必須 説明
dataa_0[]/dataa_1[]/dataa_2[]/dataa_3[] 必須 マルチプライヤへのデータ入力です。入力ポートの幅は[NUMBER_OF_MULTIPLIERS * WIDTH_A - 1 … 0]です。
datab_0[]/datab_1[]/datab_2[]/datab_3[] 必須 マルチプライヤへのデータ入力です。入力信号の幅は[NUMBER_OF_MULTIPLIERS * WIDTH_B - 1 … 0]です。
datac_0[] /datac_1[]/datac_2[]/datac_3[] 必須ではありません マルチプライヤへのデータ入力です。入力信号の幅は[NUMBER_OF_MULTIPLIERS * WIDTH_C - 1 … 0]です。

これらの信号をイネーブルするには、Select preadder modeに対してINPUTを選択します。

clock[1:0] 必須ではありません 対応するレジスターへのクロック入力ポートです。のポートは、IPコア内のどのレジスターでも使用することができます。
aclr[1:0] 必須ではありません 対応するレジスターへの非同期クリアー入力です。
sclr[1:0] 必須ではありません 対応するレジスターへの同期クリアー入力です。
ena[1:0] 必須ではありません 対応するレジスターへ信号の入力をイネーブルします。
signa 必須ではありません マルチプライヤ入力A信号の数値表現を指定します。signa信号がHighの場合、マルチプライヤはマルチプライヤ入力A信号を符号付き数として扱います。signa信号がLowの場合、マルチプライヤはマルチプライヤ入力A信号を符号なしの数として扱います。

この信号をイネーブルするには、What is the representation format for Multipliers A inputsパラメーターに対しVARIABLEを選択します。

signb 必須ではありません マルチプライヤ入力B信号の数値表現を指定します。signb信号がHighの場合、マルチプライヤはマルチプライヤ入力B信号を符号付きの2の補数として扱います。signb信号がLowの場合、マルチプライヤはマルチプライヤ入力B信号を符号なしの数として扱います。
scanina[] 必須ではありません スキャンチェインAの入力信号です。入力信号の幅は[WIDTH_A - 1 ... 0]です。INPUT_SOURCE_Aパラメーターの値がSCANAであれば、scanina[]信号が必要です。
accum_sload 必須ではありません Dynamically specifies whether the accumulator value is constant. If the accum_sload signal is low, then the multiplier output is loaded into the accumulator. Do not use accum_sload and sload_accum simultaneously.
sload_accum 必須ではありません アキュムレーターの値が定数であるかを動的に指定します。 sload_accum信号がHighの場合、マルチプライヤーの出力はアキュムレーターにロードされます。accum_sloadとsload_accumは同時には使用しないでください。
chainin[] 必須ではありません 前ステージからの加算結果の入力パスです。入力信号の幅は[WIDTH_CHAININ - 1 … 0]です。
addnsub1 必須ではありません マルチプライヤーの最初のペアからの出力に加算または減算を実行します。addnsub1信号に対する入力1はマルチプライヤーの最初のペアからの出力を加算します。addnsub1信号に対する入力0はマルチプライヤーの最初のペアから出力を減算します。
addnsub3 必須ではありません マルチプライヤーの最初のペアからの出力に加算または減算を実行します。addnsub3信号に対する入力1はマルチプライヤーの2番目のペアからの出力を加算します。 addnsub3信号に対する入力0はマルチプライヤーの最初のペアから出力を減算します。
coefsel0[] 必須ではありません 最初のマルチプライヤーへの係数入力信号[0..3]です。
coefsel1[] 必須ではありません 2番目のマルチプライヤーへの係数入力信号[0..3]です。
coefsel2[] 必須ではありません 3番目のマルチプライヤーへの係数入力信号[0..3]です。
coefsel3[] 必須ではありません 4番目のマルチプライヤーへの係数入力信号[0..3]です。
表 42.  ALTERA_MULT_ADD出力信号
信号 必要 説明
result [] 必須 マルチプライヤーの出力信号です。出力信号の幅は[WIDTH_RESULT - 1 … 0]です。
scanouta [] 必須ではありません スキャンチェインAの出力です。出力信号の幅は[WIDTH_A - 1..0]です。

この信号をイネーブルするには、マルチプライヤーに対して2より大きな数を選択し、What is the input A of the multiplier connected toパラメーターに対してScan chain input

を選択します。
レベル 2 の表題