Cyclone® 10 GX デバイスにおけるトランシーバーの仕様

インテル® Cyclone® 10 GX デバイス・データシート

ダウンロード PDF

ID 683828

日付 5/08/2017

バージョン current

Public

Cyclone® 10 GX デバイスにおけるトランシーバーの仕様

表 22. リファレンス・クロックの仕様—暫定仕様
シンボル/説明	条件	Min	Typ	Max	単位
サポートされるI/O 規格	専用のリファレンス・クロックピン	CML、差動LVPECL、LVDS、およびHCSL
サポートされるI/O 規格	RX リファレンス・クロックピン	CML、差動LVPECL、およびLVDS
入力リファレンス・クロック周波数 (CMU PLL)		61	—	800	MHz
入力リファレンス・クロック周波数 (ATX PLL)		100	—	800	MHz
入力リファレンス・クロック周波数 (fPLL PLL)		25 ²⁵ / 50	—	800	MHz
立ち上がり時間	20 % から80 % へ	—	—	400	ps
立ち下がり時間	80 % から20 % へ	—	—	400	ps
デューティサイクル	—	45	—	55	％
スペクトラム拡散変調クロック周波数	PCIe	30	—	33	kHz
スペクトラム拡散ダウンスプレッド	PCIe	—	0～-0.5	—	％
オンチップ終端抵抗	—	—	100	—	Ω
V_MAX 絶対最大定格	専用のリファレンス・クロックピン	—	—	1.6	V
V_MAX 絶対最大定格	RX リファレンス・クロックピン	—	—	1.2	V
V_MIN 絶対最大定格	—	-0.4	—	—	V
ピーク-ピーク差動入力電圧	—	200	—	1600	mV
V_ICM（AC 結合）	V_{CCR_GXB} = 0.95 V	—	0.95	—	V
V_ICM（AC 結合）	V_{CCR_GXB} = 1.03 V	—	1.03	—	V
V_ICM (DC 結合)	PCIe リファレンス・クロックのHCSL I/O 規格	250	—	550	mV
トランスミッタ`REFCLK` 位相ノイズ（622 MHz）²⁶	100 Hz	—	—	-70	dBc/Hz
	1 kHz	—	—	-90	dBc/Hz
	10 kHz	—	—	-100	dBc/Hz
	100 kHz	—	—	-110	dBc/Hz
	≥ 1 MHz	—	—	-120	dBc/Hz
トランスミッタ`REFCLK` 位相ジッター（100 MHz）	1.5 MHz ～ 100 MHz（PCIe）	—	—	4.2	ps (rms)
R_REF	—	—	2.0 k ±1%	—	Ω
クロック周波数の最大変化率 T_{SSC-MAX-PERIOD-SLEW} ²⁷	Max SSC df/dt			0.75	ps/UI

表 23. トランシーバーのクロック仕様—暫定仕様
シンボル/説明	条件	トランシーバー・スピードグレード1、2、3、4 と5			単位
シンボル/説明	条件	Min	Typ	Max	単位
トランシーバー・キャリブレーション用の`CLKUSR` ピン	トランシーバー・キャリブレーション	100	—	125	MHz
`reconfig_clk`	リコンフィグレーション・インターフェイス	100	—	125	MHz

表 24. トランシーバー・クロック・ネットワーク最大データレート仕様—暫定仕様
クロック・ネットワーク	最大性能			チャネルスパン	単位
クロック・ネットワーク	ATX	fPLL	CMU	チャネルスパン	単位
x1	12.5	12.5	10.3125	6 チャンネル	Gbps
x6	12.5	12.5	N/A	6 チャンネル	Gbps
PLL フィードバック補償モード	12.5	12.5	N/A	サイドワイド	Gbps
1.03 V におけるxN	12.5	12.5	N/A	サイドワイド	Gbps
0.95 V におけるxN	10.5	10.5	N/A	サイドワイド	Gbps

表 25. レシーバーの仕様—暫定仕様
シンボル/説明	条件	Min	Typ	Max	単位
サポートされるI/O 規格	—	高速差動I/O、CML、差動LVPECL、およびLVDS ²⁸
レシーバーピンのV_MAX 絶対最大定格 ²⁹	—	—	—	1.2	V
レシーバーピンのV_MIN 絶対最大定格 ²⁹	—	-0.4	—	—	V
デバイス・コンフィグレーション前の最大ピーク-ピーク差動入力電圧V_ID(diff p-p)	—	—	—	1.6	V
デバイス・コンフィグレーション後の最大ピーク-ピーク差動入力電圧V_ID(diff p-p)	V_{CCR_GXB} = 0.95 V	—	—	2.4	V
デバイス・コンフィグレーション後の最大ピーク-ピーク差動入力電圧V_ID(diff p-p)	V_{CCR_GXB} = 1.03 V	—	—	2.0	V
レシーバーのシリアル入力ピンでの最小差動アイ・オープニング ³⁰	—	50	—	—	mV
差動オンチップ終端抵抗	85-Ω 設定	—	85 ± 30%	—	Ω
差動オンチップ終端抵抗	100-Ω 設定	—	100 ± 30%	—	Ω
V_ICM（AC およびDC 結合） ³¹	V_{CCR_GXB} = 0.95 V	—	600	—	mV
V_ICM（AC およびDC 結合） ³¹	V_{CCR_GXB} = 1.03 V	—	700	—	mV
t_LTR ³²	—	—	—	10	µs
t_LTD ³³	—	4	—	—	µs
t_{LTD_manual} ³⁴	—	4	—	—	µs
t_{LTR_LTD_manual} ³⁵	—	15	—	—	µs
ランレングス	—	—	—	200	UI
CDR PPM 許容差	PCIe のみ	-300	—	300	PPM
CDR PPM 許容差	他のすべてのプロトコル	-1000	—	1000	PPM
プログラマブルDC ゲイン	設定 = 0～4	0	—	10	dB
High ゲインモードおよびデータレート≤6 Gbps におけるプログラマブルAC ゲイン	設定 = 0～28 V_{CCR_GXB} = 0.95 V	0	—	19	dB
High ゲインモードおよびデータレート≤6 Gbps におけるプログラマブルAC ゲイン	設定 = 0～28 V_{CCR_GXB} = 1.03 V	0	—	21	dB
High ゲインモードおよびデータレート≤12.5 Gbps におけるプログラマブルAC ゲイン	設定 = 0～28 V_{CCR_GXB} = 1.03 V	0	—	未定	dB

表 26. トランスミッタの仕様—暫定仕様
シンボル/説明	条件	Min	Typ	Max	単位
サポートされるI/O 規格	—	高速差動I/O ³⁶			—
差動オンチップ終端抵抗	85-Ω 設定	—	85 ± 20%	—	Ω
差動オンチップ終端抵抗	100-Ω 設定	—	100 ± 20%	—	Ω
V_OCM（AC 結合）	V_{CCT_GXB} = 0.95 V	—	450	—	mV
V_OCM（AC 結合）	V_{CCT_GXB} = 1.03 V	—	500	—	mV
V_OCM（DC 結合）	V_{CCT_GXB} = 0.95 V	—	450	—	mV
V_OCM（DC 結合）	V_{CCT_GXB} = 1.03 V	—	500	—	mV
立ち上がり時間 ³⁷	20 % から80 % へ	20	—	130	ps
立ち下がり時間³⁷	80 % から20 % へ	20	—	130	ps
差動ペア内スキュー	TX V_CM = 0.5 V およびSLEW_R5 のスルーレート設定³⁸	—	—	15	ps

表 27. 標準的なトランスミッタV_OD 設定—暫定仕様
シンボル	V_OD 設定	V_OD/V_{CCT_GXB} 比
V_OD 差分値 = V_OD/V_{CCT_GXB} 比 x V_{CCT_GXB}	31	1.00
	30	0.97
	29	0.93
	28	0.90
	27	0.87
	26	0.83
	25	0.80
	24	0.77
	23	0.73
	22	0.70
	21	0.67
	20	0.63
	19	0.60
	18	0.57
	17	0.53
	16	0.50
	15	0.47
	14	0.43
	13	0.40
	12	0.37

表 28. トランスミッタのチャネル間スキューの仕様—暫定仕様
モード	チャネルスパン	最大スキュー	単位
x6 クロック	1 つのバンクで最大6 つのチャネル	61	ps
xN クロック	2 つのバンク内	230	ps
PLL フィードバック補償³⁹ ⁴⁰	サイドワイド	1600	ps

²⁵ この周波数はHDMI アプリケーション専用です。

²⁶ 622 MHz 以外の周波数でのREFCLK 位相ノイズ要件を計算するには、次の式を使用します。f（MHz）におけるREFCLK 位相ノイズ= 622 MHz でのREFCLK 位相ノイズ + 20*log（f / 622）。

²⁷ Lexmark などの最悪の場合のSSC 変調プロファイル用に定義されています。

²⁸ CML、差動LVPECL、およびLVDS は、AC 結合リンクでのみ使用されます。

²⁹ デバイスは、この絶対最大値での長時間の動作に耐えられません。

³⁰ レシーバーの入力ピンの差動アイ・オープニング仕様は、レシーバー・イコライゼーションがディスエーブルされていることを前提としています。レシーバー・イコライゼーションをイネーブルすると、レシーバー回路はイコライゼーション・レベルに応じてより小さいアイ・オープニングを許容できます。

³¹ Cyclone® 10 GX デバイスは、他の Cyclone® 10 GX デバイスや、同相電圧が一致するトランスミッタを備えた他のデバイスへのDC カップリングをサポートしています。

³² t_LTR は、リセットから出た後にレシーバーCDR が入力リファレンス・クロック周波数にロックするのに必要な時間です。

³³ t_LTD は、rx_is_lockedtodata 信号がHigh になった後にレシーバーCDR が有効なデータを回復するのに必要な時間です。

³⁴ t_{LTD_manual} は、CDR がマニュアルモードで機能している時にrx_is_lockedtodata 信号がHigh になった後、レシーバーCDR が有効なデータを回復するのに必要な時間です。

³⁵ t_{LTR_LTD_manual} は、CDR がマニュアルモードで機能している時にrx_is_lockedtoref 信号がHigh になった後、レシーバーCDR をLTR（Lock to Reference）モードに保つ必要がある時間です。

³⁶ 高速差動I/O は、 Cyclone® 10 GX トランシーバーにおけるトランスミッタ用の専用I/O 規格です。

³⁷ Quartus Prime ソフトウェアは、デザイン・コンフィグレーションに応じて自動的に適切なスルーレートを選択します。

³⁸ SLEW_R1 が最も遅く、SLEW_R5 が最も速いです。SLEW_R6 とSLEW_R7 は使用されません。

³⁹ refclk は、テスト中に125 MHz に設定されます。

⁴⁰ リファレンス・クロックの周波数を上げることにより、レーン間のスキューを減らすことができます。

言語の選択

Intel.com 検索の使用

クイックリンク

最近の検索

詳細検索

検索のみ

インテル® Cyclone® 10 GX デバイス・データシート

Cyclone® 10 GX デバイスにおけるトランシーバーの仕様