1.9.1. Read Bytesオペレーション(03h)
1.9.2. Fast Readオペレーション(0Bh)
1.9.3. Extended Dual Input Fast Readオペレーション (BBh)
1.9.4. Extended Quad Input Fast Readオペレーション（EBh）
1.9.5. デバイス識別子読み出し操作
1.9.6. Read Silicon Identificationオペレーション（ABh）
1.9.7. 書き込みイネーブル操作
1.9.8. Write Disableオペレーション (04h)
1.9.9. Write Bytesオペレーション (02h)
1.9.10. Quad Input Fast Write Bytesオペレーション（32h）
1.9.11. 一括消去操作完了時
1.9.12. Erase Sectorオペレーション (D8h)
1.9.13. Erase Subsectorオペレーション（20h）
1.9.14. Read SFDP Registerオペレーション (5Ah)
1.9.14. Read SFDP Registerオペレーション (5Ah)
256バイトのSFDPレジスターには、デバイス構成、使用可能な操作、およびその他の機能に関する情報が含まれています。
Read SFDP Registerオペレーションは、JEDECSFDP規格であるJESD216Aと互換性があります。 SFDPレジスターの値と説明については、10GBASE-KR PHYレジスターの定義を参照してください。
図 19. Read SFDP Registerオペレーションのタイミング図
nCSピンをLowに駆動し、DATA0ピンに3バイトのアドレスに続くオペレーションコードをシフトすることによって読むSFDPオペレーションを開始します。 3バイトのアドレスコンテンツは以下の通りです。
- A[23..8] = 0
- A[7..0] = 256バイトのSFDPレジスタの開始バイトアドレスを定義する
SFDPレジスターの内容が最上位ビット（MSB）を最初にして40番目のDCLKの立ち下がりエッジでシフトアウトされるまでに、8つのダミー・クロック・サイクルが必要です。