AN 944: インテルFPGA Power and Thermal Calculatorを使用した インテル® Agilex™ FPGAの熱モデリング

ID 683810
日付 3/29/2021
Public
ドキュメント目次

7.2. 熱設計の最適化

デザインをインテルFPGA Power and Thermal Calculator (PTC) でキャプチャした後、冷却を容易にするために熱最適化が可能かどうかを評価することをお勧めします。 冷却を改善するには、全体の消費電力を削減するか、デザインの最大ΨJC 値を低減します。

電力の削減

FPGAで消費される電力には、スタティック電力とダイナミック電力の2種類があります。

  • スタティック電力 は、電源を投入した状態で、コンフィグレーション済みのデバイスによって消費される電力です。このときユーザークロックは動作していません。スタティック電力は、主にダイ温度の作用です。 インテル® Agilex™ デバイスの場合、これには、I/Oやトランシーバー・アナログ回路など、アナログブロックのDCバイアス電力は含まれません。

    ジャンクション温度を下げると、電力を節約できます。例えば、あるデザインの総スタティック電力が14.6ワットで、最大TJ が95°Cの場合、最大TJ を下げると、スタティック電力も下がります。このとき、デバイスの動作に変化はありません。ただし、最大TJ を下げるには、周囲温度の低減、エアフローの増加、またはより大きなヒートシンクの使用など、さらに冷却することが必要です。スタティック電力消費を削減する方法は、常に検討するようにしてください。これは、大規模データセンターやセントラルオフィスの運用コストを評価する場合には特に必要になります。

  • ダイナミック電力 は、信号のアクティビティーまたはトグルによって消費される追加の電力です。例えば、コアダイのハーフALMやフリップフロップの数を減らすか、またはクロック周波数やトグルレートを減らすと、ダイナミック電力が下がります。このような措置は、常に可能であるとは限りませんが、特にダイが冷却システムの制限要因になっていると思われる場合は、検討するようにしてください。

トランシーバー・チャネルの拡散

インテル® Agilex™ デバイスのトランシーバー・ダイは、16チャネルまたは24チャネルです。チャネルの選択を手動で実行できる場合は、チャネルをタイル上に物理的に広げることで消費電力を削減できます。簡単に言えば、隣接するチャネルが少ないほど、消費電力が抑えられ、ローカル電力密度 (電力/面積) が減り、冷却が容易になります。

例えば、次の表で示すEタイルには、14チャネルが備えられていますが、配置は異なります。図からわかるように、E-Tile 3は、最も広範囲に配置されているため、ΨJC が最も低くなっています。つまり、冷却条件が他の2つと同じ場合、100ワットのデバイスでは、8°C程度温度を下げて動作させることができるということです。

表 6.  トランシーバー・チャネル配置による熱ビヘイビアへの影響
XCVRダイID 開始チャネルの位置 チャネル数 動作モード データレート 熱電力 ΨJC °C/W 100ワットデバイスの場合の温度差
E-Tile 1 5 14 TX 28000 9.03 0.334 7.7
E-Tile 2 0 14 TX 28000 9 0.325 6.8
E-Tile 3 0 2 TX 28000 8.871 0.257  
3 2 TX 28000
6 2 TX 28000
9 2 TX 28000
12 2 TX 28000
15 2 TX 28000
18 2 TX 28000

チャネルの配置は、デザイン上の制約や要件により、必ずしも最適化できるとは限りませんが、可能な限り検討するようにしてください。