Intel® Stratix® 10 高速LVDS I/O ユーザーガイド

ID 683792
日付 2/26/2019
Public
ドキュメント目次

1. インテル® Stratix 10® デバイスの高速 LVDS I/O の概要

更新対象:
インテル® Quartus® Prime デザインスイート 18.1
この翻訳版は参照用であり、翻訳版と英語版の内容に相違がある場合は、英語版が優先されるものとします。翻訳版は、資料によっては英語版の更新に対応していない場合があります。最新情報につきまし ては、必ず英語版の最新資料をご確認ください。
インテル® Stratix® 10 デバイスファミリーは、LVDS I/O バンクおよび Intel® FPGA IP IP コアを使用して、高速LVDS プロトコルをサポートしています。

インテル® Stratix 10® デバイスは、すべての I/O バンク上の LVDS をサポートします。

  • すべての LVDS I/O バンクは RD OCT を有する真の LVDS 入力と真の LVDS 出力バッファーをサポートします。
  • デバイスはエミュレーション LVDS チャネルをサポートしません。
  • デバイスは、SERDES ( シリアライザー / デシリアライザー ) を駆動する I/O PLL 用の真の差動 I/O リファレンス・クロックをサポートします。
  • 各 LVDS I/O ピンのペアは、LVDS レシーバーまたは LVDS トランスミッターとして使用可能です。
  • LVDS SERDES IPコアは、 Duplex Feature能オプションを使用して、トランスミッター・チャネルとレシーバー・チャネルを同じI/Oバンクに配置できます。
表 1.   インテル® Stratix 10® LVDS SERDES の使用モードの説明この表のすべての使用モードは、3から10のSERDES係数をサポートしています。
使用モード クイック・ガイドライン
トランスミッター このモードでは、SERDESブロックはシリアライザーとして機能します。
DPAレシーバー
  • このモードは、ソース・シンクロナス・クロッキング・アプリケーションに役立ちます。
  • ダイナミック・フェーズ・アライメント (DPA) は、クロックフェーズを自動的に調整して最適なクロック - データ・スキューを実現します。
Non-DPA Receiver
  • このモードは、ソース・シンクロナス・データ・アプリケーションに役立ちます。
  • データ - クロック・スキューを管理する必要があります。
Soft-CDR Receiver
  • ソフト・クロック・データ・リカバリー (soft-CDR) モードは非同期クロッキング・アプリケーションに役立ちます。
  • 非同期クロックがLVDS SERDES IPコアを駆動します。IPコアは受信したデータから再生クロックを出力します。
Bypass the SERDES

GPIO IPコアを使用して、シリアライザーをバイパスしてSERDES係数2を使用できます。

  • Single data rate (SDR) モード — クロックは不要です。
  • Double data rate (DDR) モード — 低ソース・シンクロナス・クロッキング・アプリケーションに役立ちます。