インテル® Agilex™ デバイスのCvP (プロトコル経由コンフィグレーション) 実装ユーザーガイド

ダウンロード PDF
ID 683763
日付 3/02/2022
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

ドキュメント目次
ドキュメント目次 x
1. 概要 2. CvPの説明 3. CvPトポロジー 4. デザインの考慮事項 5. CvPドライバーおよびレジスター 6. インテル® Agilex™ デバイスでサポートされているPCIeタイルを使用したCvP Initializationのデザイン手順について 7. インテル® Agilex™ デバイスのプロトコル経由コンフィグレーション (CvP) 実装ユーザーガイドのアーカイブ 8. インテル® Agilex™ デバイスのプロトコル経由コンフィグレーション (CvP) 実装ユーザーガイドの改訂履歴
1. 概要 x
1.1. CvPを使用する利点 1.2. CvPシステム 1.3. CvPモード
1.3. CvPモード x
1.3.1. CvPの制限事項
1.3.1. CvPの制限事項 x
1.3.1.1. CvPエラーの回復
2. CvPの説明 x
2.1. コンフィグレーション・イメージ 2.2. CvPモード 2.3. 圧縮機能 2.4. ピンの説明
2.2. CvPモード x
2.2.1. CvP Initializationモード 2.2.2. CvP Updateモード
3. CvPトポロジー x
3.1. シングル・エンドポイント 3.2. マルチ・エンドポイント
4. デザインの考慮事項 x
4.1. オープンシステム用CvPのデザイン 4.2. クローズドシステム用CvPのデザイン
4.1. オープンシステム用CvPのデザイン x
4.1.1. FPGA電源ランプ時間要件 4.1.2. PCIeウェイクアップ時間要件
4.1.2. PCIeウェイクアップ時間要件 x
4.1.2.1. CvP Initializationモードの場合 4.1.2.2. CvP Updateモード
5. CvPドライバーおよびレジスター x
5.1. CvPドライバーのサポート 5.2. CvPドライバーフロー 5.3. CvP用VSECレジスター
5.3. CvP用VSECレジスター x
5.3.1. Vendor Specific Capability Headerレジスター 5.3.2. Vendor Specific Headerレジスター 5.3.3. Intel Markerレジスター 5.3.4. User Configurable Device/Board IDレジスター 5.3.5. CvP Statusレジスター 5.3.6. CvP Mode Controlレジスター 5.3.7. CvP Dataレジスター 5.3.8. CvP Programming Controlレジスター 5.3.9. CvP Creditレジスター
6. インテル® Agilex™ デバイスでサポートされているPCIeタイルを使用したCvP Initializationのデザイン手順について x
6.1. CvP Initializationモードの実装 6.2. CvP Updateモードの実装
6.1. CvP Initializationモードの実装 x
6.1.1. PCIe* Express用 インテル® FPGA PタイルAvalon Streaming (Avalon-ST) の合成HDLファイルの生成 6.1.2. Device and Pin OptionsでのCvPパラメーターのセットアップ 6.1.3. デザインのコンパイル 6.1.4. SOFファイルの変換 6.1.5. ハードウェアの立ち上げ
6.1.5. ハードウェアの立ち上げ x
6.1.5.1. オープンソースのCvPドライバーのLinuxシステムへのインストール 6.1.5.2. 正しいMSELスイッチステートのセットアップ 6.1.5.3. CvPイメージのプログラミング
6.1.5.1. オープンソースのCvPドライバーのLinuxシステムへのインストール x
6.1.5.1.1. ダウンストリーム・オープンソースCvPドライバー 6.1.5.1.2. アップストリーム・オープンソースCvPドライバー
6.2. CvP Updateモードの実装 x
6.2.1. PCIe Hard IPのインスタンス化 6.2.2. CvPパラメーターのセットアップ 6.2.3. ベースリビジョンのセットアップ 6.2.4. 更新リビジョンのセットアップおよびコンパイル 6.2.5. SOFファイルの変換 6.2.6. PCIeリンクを介した更新リビジョンからのコアRBFファイルのプログラミング
6.2.3. ベースリビジョンのセットアップ x
6.2.3.1. 予約済みコア・パーティションの作成 6.2.3.2. Logic Lock領域の定義 6.2.3.3. ルート・パーティションのコンパイルとエクスポート
1. 概要
2. CvPの説明
3. CvPトポロジー
4. デザインの考慮事項
5. CvPドライバーおよびレジスター
6. インテル® Agilex™ デバイスでサポートされているPCIeタイルを使用したCvP Initializationのデザイン手順について
7. インテル® Agilex™ デバイスのプロトコル経由コンフィグレーション (CvP) 実装ユーザーガイドのアーカイブ
8. インテル® Agilex™ デバイスのプロトコル経由コンフィグレーション (CvP) 実装ユーザーガイドの改訂履歴

6.2.6. PCIeリンクを介した更新リビジョンからのコアRBFファイルのプログラミング

CvP更新を開始する前に、ドライバーが完全にインストール済みであることと、FPGAのプログラムが、ベース・リビジョン・イメージを使用して任意のコンフィグレーション・スキームで実行されていることを確認します。

次の手順に従ってコア .rbf をプログラムします。

  1. ターミナルウィンドウで、次のコマンドを入力して、アクティブなPCIeリンクがあることを確認します。 
    lspci -vvv -d1172
  2. ダウンストリーム・ドライバーを使用している場合は、次の手順に従ってください。
    1. .core.rbf ファイルを作業ディレクトリーにコピーします。
    2. Linuxでコンソールを開きます。ディレクトリーを上記と同じ、ファイルのコピー先に変更します。
    3. 次のコマンドを入力し、コアイメージをプログラムします。 
      dd if=<filename>.core.rbf of=/dev/altera_cvp bs=4K
  3. アップストリーム・ドライバーを使用している場合は、次の手順に従います。
    1. .core.rbfファイルを /lib/firmware ディレクトリーにコピーします。
    2. カーネル・ソース・ディレクトリーで、次のコマンドを実行し、FPGAマネージャーを使用してコアイメージのコンフィグレーションを行います。
      • su を実行して、ルートアクセスを取得します。
      • 次を実行します。
      • echo <filename>.core.rbf > /sys/kernel/debug/fpga_manager/fpga0/firmware_name
  4. コアイメージが インテル® Agilex™ デバイス PCIe* カードで実行されていることが確認できます。または、dmesg を使用してカーネルメッセージを出力し、CvPが正常に完了したことを確認します。
レベル 2 の表題