このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。
1.3.1. CvPの制限事項
インテル® Agilex™ デバイスのCvP実装には、現在のバージョンの インテル® Quartus® Prime開発ソフトウェアで次の制限事項および制約事項があります。
- MemWRトランザクションだけが、ファブリック・コンフィグレーション・データのCvPデータレジスターへの書き込みに使用できます。ConfigWRトランザクションはサポートされていません。
- CVP_CREDIT ビットのポーリングをCvPクレジットレジスターから行う場合、次の4KBのファブリック・コンフィグレーション・データのCvPデータレジスターへの書き込みは、追加のクレジットを受け取ってから50ms以内に行ってください。データの送信が正常に行われないと、コンフィグレーションが正常に行われません。
- CvP応答時間は可変であり、さまざまな条件によって異なります。標準的な遅延時間は5秒ですが、1分まで待つのが安全です。したがって、ドライバーによって、クレジットレジスターのステータスをポーリングして、ドライバーのタイムアウトを決定する必要があります。
- CvP InitializationモードおよびUpdateモードでは、FPGAファブリックがプログラムされていない場合、FPGAファブリックを使用する PCIe* 機能にはアクセスできません。
- 更新イメージの生成をCvP Updateモードで行うには、ベースイメージの生成に使用するのと同じバージョンの インテル® Quartus® Prime開発ソフトウェアを使用してください。