インテルのみ表示可能 — GUID: mgw1548729378877
Ixiasoft
2.2.10. PLLのカスケード接続
インテル® Agilex™ デバイスは、PLL-to-PLLのカスケードをサポートしています。 最大2つまでのカスケード接続が可能です。PLLのカスケードは、単一のPLLよりも多くの出力クロック周波数を合成します。
デザインでPLLをカスケード接続する場合、ソース(アップストリーム)PLLの設定は狭帯域幅、そしてデスティネーション(ダウンストリーム)PLLの設定は広帯域幅でなければいけません。カスケード実行中は、ソースPLLの出力はデスティネーションPLLのリファレンス・クロック(入力)として機能します。カスケード接続されたPLLの帯域幅の設定は、カスケード接続前とは別の設定にする必要があります。カスケード接続されたPLLの帯域幅の設定に変更がないと、カスケード接続されたPLLが特定の周波数で位相ノイズを増幅すること場合があります。
インテル® Agilex™ デバイスは、次のI/OバンクI/O PLL用のPLL間のカスケード・モードをサポートしています。
- I/O-PLL間のカスケード接続―アップストリームのI/O PLL およびダウンストリームのI/O PLLは同じI/O カラム内に配置されている必要があります。
- コアクロックファブリックを介したI/O-PLLからI/O-PLLへのカスケード-アップストリームおよびダウンストリームI/O PLLの場所に制限はありません。
ダウンストリームI/O PLLのpermit_cal入力は、両方のPLLカスケードモードでアップストリームI/O PLLのlocked出力に接続する必要があります。
次の図は、両方のPLLカスケードモードでアップストリームとダウンストリームのI/O PLL間に必要な接続を示しています。
図 17. 専用カスケードパスを介したI/O-PLLからI/O-PLLへのカスケード
図 18. コアクロックファブリックを介したI/O-PLLからI/O-PLLへのカスケード