インテル® Agilex™のクロッキングおよびPLLユーザーガイド

ID 683761
日付 3/26/2022
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

ドキュメント目次

3.2. ガイドライン:タイミング・クロージャー

詳しくは下記の資料を参照してください。

  • PLLのカウンターとループフィルタの設定をリコンフィグレーションすると、そのI/O PLLの出力周波数とクロックの不確実性の両方が変化します。動的位相シフトは、出力クロック位相にのみ影響します。
  • インテル® Quartus® Prime タイミング・アナライザーは、初期PLL設定に対してのみタイミング分析を実行します。動的リコンフィグレーションまたは動的位相シフトの後に、デザインがタイミングを閉じることを確認する必要があります。
  • インテルは、I/O PLL設定を使用してクロックの変動を判断するには、意図したコンフィグレーション設定ごとにI/O PLLデザインをコンパイルすることを推奨しています。