インテル® Agilex™のクロッキングおよびPLLユーザーガイド

ID 683761
日付 3/26/2022
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

ドキュメント目次

3.1. ガイドライン:クロック・スイッチオーバー

インテル® Agilex™ のPLLでクロック・スイッチオーバーを実装する場合は、以下の手順を実行します。

  • 自動クロック・スイッチオーバーを使用するには、inclk0およびinclk1の周波数が他方の20%以内でなければなりません。この要件に適合しない場合、clkbad[0]信号とclkbad[1]信号は正しく機能しません。
  • マニュアル・クロック・スイッチオーバーを使用する場合、inclk0inclk1の差が100%(2×)を超えていても問題はありません。ただし、2 つのクロックソースの周波数差、位相差、あるいはその両方によって、PLLがロックを失うことがあります。PLLをリセットして、入力クロックと出力クロックが適切な位相関係を保持していることを確認します。
  • マニュアル・クロック・スイッチ・オーバー・イベントを開始するためにclkswitch信号がHigh になるとき、inclk0inclk1の両方を実行している必要があります。この要件を満たせない場合、クロック・スイッチオーバーが正しく機能しません。
  • クロック・スイッチオーバー機能と小さい周波数ドリフトを必要とするアプリケーションでは、狭帯域幅PLLを使用する必要があります。狭帯域幅PLLは、基準入力クロックの変動に対する反応が広帯域幅PLLよりも遅くなります。また、スイッチオーバーが起こる際、狭帯域幅PLLが出力にクロック停止を伝える速度は広帯域幅PLLよりも遅くなります。なお、狭帯域幅PLLではロック時間も長くなることに注意してください。
  • スイッチオーバーが起こると、PLLが新しいクロックにロックするための有限の再同期期間が生じることがあります。PLLが再ロックするにあたって必要な時間は、PLLのコンフィグレーションによって異なります。
  • PLLへの入力クロックとPLLからの出力クロックの位相関係は、デザインにおいて重要です。クロック・スイッチオーバーを実行した後、少なくとも10 nsの間リセット信号をアサートします。ロックされた信号がHigh になり、安定するのを待ってからPLLからの出力クロックを再度イネーブルします。
  • 現在のクロックが失われるとVCO周波数は徐々に低下し、バックアップ・クロックにロックするとVCOは上昇します。次の図はこの状況を図示しています。
図 24. VCOのスイッチオーバー動作周波数