インテルのみ表示可能 — GUID: vkn1595862493209
Ixiasoft
5.3.1. 新しいIP-XACTファイルの生成
ファイルを生成するには、以下のステップに従います。
- IO PLL Intel FPGA IP ダイアログボックスで、Generate HDLをクリックします。
- Create HDL design files for synthesisオプションからVerilog また VHDL に選択されているかを確認してください。クリック 生む IP-XACTファイルを生成します。
次のIP-XACTファイルが生成されます。
- agilex_iobank_pll.ipxact ファイル-いつ IO PLLタイプ は I/Oバンク
- agilex_fabric_pll.ipxact ファイル-いつ IO PLLタイプ は ファブリックフィード