インテル® Agilex™のクロッキングおよびPLLユーザーガイド

ID 683761
日付 3/26/2022
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

ドキュメント目次

5.3.1. 新しいIP-XACTファイルの生成

ファイルを生成するには、以下のステップに従います。

  1. IO PLL Intel FPGA IP ダイアログボックスで、Generate HDLをクリックします。
  2. Create HDL design files for synthesisオプションからVerilog また VHDL に選択されているかを確認してください。クリック 生む IP-XACTファイルを生成します。
次のIP-XACTファイルが生成されます。
  • agilex_iobank_pll.ipxact ファイル-いつ IO PLLタイプI/Oバンク
  • agilex_fabric_pll.ipxact ファイル-いつ IO PLLタイプファブリックフィード