インテル® Agilex™のクロッキングおよびPLLユーザーガイド

ID 683761
日付 3/26/2022
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

ドキュメント目次

2.1.3. クロック・コントロール機能

次の図は、 インテル® Agilex™ クロックク・コントロール機能(クロック・ゲーティングとクロック分周器)の概要を示しています。I/O PLL出力からのクロックは動的にゲートされます。このクロック信号は、他のクロックソースとともに、ペリフェラル分散型クロック・マルチプレクサ (DCM) に送られます。ペリフェラルDCMでは、クロック信号はまっすぐ通過するか、ルート・クロック・ゲートによってゲートされるか、またはクロック分周器で分周されます。

インテル® Quartus® Prime ソフトウェアは、プログラム可能なクロック・ルーティングでクロック信号をルーティングして、各クロックセクターに到達します。クロック信号は、SCLKゲートによって各セクターでゲートすることができます。クロックはSCLKネットワークに入り、続いて行クロック・ネットワークに入り、最終的にコアのレジスタに到達します。次の図に示すように、LABレジスタには機能クロックイネーブル機能が組み込まれています。

図 5.  インテル® Agilex™ クロック・ネットワーク図でクロック・ゲーティングとクロックディバイダー