インテルのみ表示可能 — GUID: pnp1492619179476
Ixiasoft
3.1. Cyclone® 10 LP EPE - Main ワークシート
3.2. Cyclone® 10 LP EPE - Logic ワークシート
3.3. Cyclone® 10 LP EPE - RAM ワークシート
3.4. Cyclone® 10 LP EPE - DSP ワークシート
3.5. Cyclone® 10 LP EPE - I/O ワークシート
3.6. Cyclone® 10 LP EPE - PLL ワークシート
3.7. Cyclone® 10 LP EPE - Clock ワークシート
3.8. Cyclone® 10 LP EPE - Report ワークシート
3.9. Cyclone® 10 LP EPE - Enpirion ワークシート
3.10. 改訂履歴
インテルのみ表示可能 — GUID: pnp1492619179476
Ixiasoft
4.2. エアフロー
エアフローを提供するファン付近へのデバイスの配置は、しばしば支障を来たします。エアフローの経路は、デバイスに達するまでにボードの長さを横切る可能性があるため、デバイスが受ける実際のエアフローが減少します。次の図は、ボードの端に配置されたファンを示しています。FPGA でのエアフローは、ファンでのエアフローよりも弱くなります。
図 24. エアフローおよび FPGA の位置
遮断されたエアフローも考慮する必要があります。下の図では、FPGA からエアフローをデバイスが遮断していることによる FPGA へのエアフローの大幅な減少を示しています。また、ファンからのエアフローは、FPGA に達するまでにボードのコンポーネントおよびその他のデバイスを冷却することもあります。
図 25. コンポーネントのエアフローおよび FPGA の位置
カスタム・ヒートシンクを使用している場合、エアフローを Early Power Estimator スプレッドシートに直接入力する必要はありませんが、デバイスでのエアフローを把握し、ヒートシンクの θSA値を入力する必要があります。ほとんどのヒートシンクでは、ヒートシンクの上に空気を流れやすくするフィンが配置されています。ヒートシンクでの FPGA を下の図に示します。
図 26. エアフローおよびヒートシンク
FPGA の上にヒートシンクを配置する際は、フィンの方向をエアフローの方向と一致させる必要があります。ヒートシンクの上面図は、フィンの正しい方向を示しています。
図 27. ヒートシンク ( 上面図 )
これらの考慮は、デバイスでのエアフローに影響します。EPE スプレッドシートに情報を入力する際は、FPGA で正確なエアフローの値を得るように、これらの影響を考慮しなければなりません。