Linuxシステムで インテル® HLSコンパイラーのデザイン例を実行するには、次の手順に従います。

1. ターミナルセッションをスタートし、 インテル® HLSコンパイラー環境を初期化します。
   環境の初期化については、インテル HLSコンパイラー・プロ・エディション環境を初期化する を参照してください。
2. <quartus_installdir>/hls/examples/<design_example_name> ディレクトリーに移動します。ここでは、<quartus_installdir> は、 インテル® Quartus® Prime開発ソフトウェアがインストールされている場所です。
   例: /home/<username>/intelFPGA_pro/22.3 .
3. make test-x86-64 コマンドを実行します。このコマンドでは、C++ ソースコードをx86-64バイナリー実行可能ファイルにコンパイルします。次に、生成された実行可能ファイルをCPUで実行します。
   make test-x86-64 コマンド実行後に予想される結果は次のとおりです。

   • バイナリーの生成に使用されたコマンドがコンソールに表示されます。例: i++ -march=x86-64 -o test-x86-64 <source_files>
   • HLSコンパイラーによって実行可能ファイル (例 :test-x86-64) が現在作業中のディレクトリーに作成されます。
   • 実行可能ファイルの出力がコンソールに表示され、正常に実行されたことが分かります。

   $ make test-x86-64
   i++ MGS.cpp QRD_Testbench.cpp TestbenchHelpers.cpp  -ffp-contract=fast -ffp-reassociate -march=x86-64 -o test-x86-64
   +----------------------------------------+
   | Run ./test-x86-64 to execute the test. |
   +----------------------------------------+

4. make test-fpgaコマンドを実行します。コマンドは C++ ソースコードをハードウェア実行可能にコンパイルし、その後、生成する HDL のシミュレーションを実行します。
   make test-fpga コマンドの実行後に予想される結果は次のとおりです。

   • テストベンチ・バイナリーの生成に使用されたコマンドがコンソールに表示されます。例: i++ -march="<FPGA_family_or_part_number>" <source_files> -o test-fpga.
   • HLSコンパイラーによって、.prj ディレクトリー（例: test-fpga.prj）が現在作業中のディレクトリーに作成されます。
   • 実行可能ファイルの出力がコンソールに表示され、正常に実行されたことが分かります。

   $ make test-fpga
   i++ MGS.cpp QRD_Testbench.cpp TestbenchHelpers.cpp  -v -ffp-contract=fast -ffp-reassociate -march=Arria10 -o test-fpga
   Target FPGA part name:   10AX115U1F45I1SG
   Target FPGA family name: Arria 10
   Target FPGA speed grade: -2
   Analyzing MGS.cpp for testbench generation
   Creating x86-64 testbench 
   Analyzing MGS.cpp for hardware generation
   Analyzing QRD_Testbench.cpp for testbench generation
   Creating x86-64 testbench 
   Analyzing QRD_Testbench.cpp for hardware generation
   Analyzing TestbenchHelpers.cpp for testbench generation
   Creating x86-64 testbench 
   Analyzing TestbenchHelpers.cpp for hardware generation
   Optimizing component(s) and generating Verilog files
   Generating cosimulation support
   Generating simulation files for components: qrd
   HLS simulation directory: /data/username/HLS_Trainings/examples/QRD/test-fpga.prj/verification.
   Linking x86 objects
   +--------------------------------------+
   | Run ./test-fpga to execute the test. |
   +--------------------------------------+