このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。
1. Intel® Agilex™ コンフィグレーション・ユーザーガイド
2. Intel® Agilex™ コンフィグレーションの詳細
3. Intel® Agilex™ のコンフィグレーション・スキーム
4. Intel® FPGA IPデザインでリセットリリースを含む
5. リモート・システム・アップデート (RSU)
6. Intel® Agilex™ のコンフィグレーション機能
7. Intel® Agilex™ のデバッグガイド
8. Intel® Agilex™ コンフィグレーションのユーザーガイドのアーカイブ
9. Intel® Agilex™ コンフィグレーションのユーザーガイドのドキュメントの改訂履歴
3.2.1. ASコンフィグレーション・スキームのハードウェア・コンポーネントとファイルの種類
3.2.2. ASシングル・デバイス・コンフィグレーション
3.2.3. 複数のシリアル・フラッシュ・デバイスを使用するAS
3.2.4. ASコンフィグレーション・タイミング・パラメーター
3.2.5. 最大許容外部AS_DATAピンスキュー遅延ガイドライン
3.2.6. シリアル・フラッシュ・デバイスのプログラミング
3.2.7. シリアル・フラッシュ・メモリーのレイアウト
3.2.8. AS_CLK
3.2.9. アクティブ・シリアル・コンフィグレーション・ソフトウェアの設定
3.2.10. インテル® Quartus® Primeのプログラミング手順
3.2.11. ASコンフィグレーション・スキームのデバッグガイドライン
3.2.12. ASコンフィグレーションのピン・アサインメント
3.1.7.1.4. フラッシュ.pofへの複数ページの実装
PFL II IPコアは、フラッシュ・メモリー・ブロックに最大8ページでコンフィグレーション・データを格納します。
ページの合計数と各ページサイズは、フラッシュの集積度に依存します。デザインをページに格納するためのガイドラインを次に示します。
- 異なるFPGAチェーンのデザインは、異なるページにかならず保存します。
- 1つのFPGAチェーンの異なるデザインは、単一ページまたは複数ページに格納することが選択できます。
- FPGAチェーンのデザインを単一ページに格納する場合、デザインの順序はJTAGチェーンのデバイス順序と一致する必要があります。
生成された.sofを使用し、フラッシュ・メモリー・デバイスの.pofを作成します。.sofから.pofへの変換には、次のアドレスモードが利用可能です。
- Blockモード—ページの開始アドレスと終了アドレスを指定できます。
- Startモード—開始アドレスのみ指定できます。各ページの開始アドレスは、8 KB の境界上に配置する必要があります。最初の有効な開始アドレスが0×000000であれば、次の有効な開始アドレスは0×2000のインクリメントになります。
- Autoモード— インテル® Quartus® Prime開発ソフトウェアがページの開始アドレスを自動的に決定します。 インテル® Quartus® Prime開発ソフトウェアは、128 KBの境界上に各ページをアライメントします。最初の有効な開始アドレスが0x000000であれば、次の有効な開始アドレスは0x20000の倍数になります。