このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。
6.2. Configuration via Protocol （CvP）
CvPコンフィグレーション・スキームは、ペリフェラルロジックとコアロジックに別々のイメージを作成します。 ペリフェラル・イメージをローカル構成デバイスに保存し、コアイメージをホストメモリーに保存して、システムコストを削減し、独自のコアイメージのセキュリティを強化できます。 CvPは PCI Express* （ PCIe* ）リンクを介してFPGAファブリックをコンフィグレーションし、エンド・ポイント・バリアントでのみ使用できます。
CvPコンフィグレーション・スキームは、次のモードをサポートします。
- CvP初期化モード：
このモードでは、外部コンフィギュレーション・デバイスがペリフェラル・イメージを格納し、アクティブシリアルx4（高速モード）コンフィギュレーション・スキームを介してFPGAにロードします。ホストメモリーはコアイメージを格納し、 PCIe* リンクを介してFPGAにロードします。
ペリフェラル・イメージの設定が完了するとCONF_DONE信号がHighになり、FPGAがリンクトレーニングを開始します。 PCIe* のリンク・トレーニングが完了すると、 PCIe* リンクはLink Training and Status State Machine （LTSSM）のL0状態に移行し、 PCIe* により列挙されます。次に、 PCIe* ホストはリンクを介してコアをコンフィギュレーションします。リンクトレーニングのリンクでは、 PCIe* 基準クロックが実行されている必要があります。
コアイメージのコンフィギュレーションが完了すると、CvP_CONFDONEピン（有効な場合）がHighになり、FPGAが PCIe* リンクを介してフル・コンフィギュレーション・ビットストリームを受信したことを示します。INIT_DONEは、コンフィグレーションが完了したことを示します。
- CvP更新モード：
CvP更新モードは、デバイスがユーザーモードに入った後、 PCIe* リンクを使用して更新されたビットストリームをターゲットデバイスに配信するリコンフィグレーション・スキームです。 PCIe* リンクを含むペリフェラル・イメージはアクティブなままであるため、CvPアップデートはこのリンクを使用してコアファブリックをリコンフィグレーションできます。このモードでは、FPGAデバイスは、外部ローカルコンフィギュレーション・デバイスからFPGAにフル・コンフィギュレーション・イメージをロードするか、CvP初期化後に初期化されます。
CvP初期化またはその他のコンフィグレーション・スキームを使用して最初にコンフィグレーションしたデバイスでCvP更新を実行できます。