AN 903: タイミング・クロージャーの加速: インテル® Quartus® Primeプロ・エディション

ID 683664
日付 3/23/2020
Public
ドキュメント目次

1.3.1. クロック、RAM、DSPのロックダウン

目的を満たすコンパイル結果をバックアノテートし、クロック、RAM、およびDSPに関連付けられている大きなブロックの配置をロックダウンすることにより、タイミング・クロージャーを単純にすることができます。大きなブロックの配置をロックダウンすると、少ないノイズでより高いfMAXを得ることができます。

RAMやDSPなどのブロックの接続は通常のLABよりも重く、配置時の移動が複雑になるため、これらの大きなブロックをロックダウンすることは効果的です。適切なRAMおよびDSPの配置からシードで良好な結果が生成されると、バックアノテーションを使用してその配置をキャプチャーすることができます。後続のコンパイルでは、優れたシードからの質の良いRAMとDSPの配置を活用することができます。この手法は、RAMまたはDSPが非常に少ないデザインでは大きな効果がありません。

Assignments > Back-Annotate Assignmentsをクリックし、デバイスリソースの割り当てを最後のコンパイルから.qsfにコピーし、次のコンパイルで利用します。バックアノテーションのタイプは、Back-annotation typeリストで選択します。

図 18. Back-Annotate Assignmentsダイアログボックス

または、次のquartus_cdb実行ファイルを使用してバックアノテーション行うことも可能です。

quartus_cdb <design_name> --back_annotate [--dsp] [--ram] [--clock]
注: 実行ファイルは、Back-Annotate Assignmentsダイアログボックスで現在サポートされていない[--dsp][--ram][--clock]の変数をさらにサポートします。