1.1.1. デザイン・アシスタントによる違反の修正
初期にデザインの解析を行い既知のタイミング・クロージャーの問題を取り除くことにより、生産性が大幅に向上します。デフォルトの設定で初期のコンパイルを実行後に、デザイン・アシスタントのレポートを確認することで、初期の解析を行うことができます。有効になっている場合、デザイン・アシスタントは、インテルFPGAに推奨されるデザイン・ガイドライン標準一式に対する違反を自動的に報告します。
デザイン・アシスタントをCompilation Flowモードで実行すると、実行しているコンパイルの段階に関連する違反を確認することができます。デザイン・アシスタントは、タイミング・アナライザーおよびChip PlannerにおいてAnalysisモードで使用することもできます。
- Compilation Flowモード — コンパイルの1つもしくは複数の段階で自動的に実行されます。このモードでは、デザイン・アシスタントはコンパイル時にインフロー (一時的な) データを使用します。
- Analysisモード — デザイン・アシスタントをタイミング・アナライザーおよびChip Plannerから実行します。コンパイルフローを進める前に、特定のコンパイル段階でのデザイン違反を解析します。Analysisモードでは、デザイン・アシスタントは静的なコンパイル・スナップショット・データを使用します。
デザイン・アシスタントは、それぞれの規則違反を次の重大度レベルのいずれかで指定します。デザイン・アシスタントでは、デザインで確認する規則を指定し、重大度レベルをカスタマイズすることができます。そのため、デザインで重要ではない規則の確認が除外されます。
| カテゴリー | 説明 | 重大度レベルの色 |
|---|---|---|
| Critical | ハンドオフの問題に対応します。 | 赤 |
| High | 機能エラーを引き起こす可能性があります。デザインのデータが不足している、もしくは正しくないことを示している可能性があります。 | オレンジ |
| Medium | 結果として発生するfMAXまたはリソース使用率の質に影響を与える可能性があります。 | 茶色 |
| Low | 規則は、RTLコーディング・ガイドラインのベスト・プラクティスを反映しています。 | 青 |
デザイン・アシスタントの設定
デザイン・アシスタントは、個々のデザイン特性と報告要件に合わせて完全にカスタマイズすることができます。をクリックし、デザイン規則の確認を行うためにデザインのコンパイルのさまざまな段階に適用する規則とパラメーターを制御するオプションを指定します。
図 2. デザイン・アシスタントにおける規則の設定
デザイン・アシスタントの実行
有効になっている場合、デザイン・アシスタントはコンパイル時に自動的に実行され、選択されているデザイン規則の違反をCompilation Reportで報告します。または、デザイン・アシスタントをAnalysisモードで実行し、特定のコンパイル・スナップショットでその段階のみの解析を集中的に行うことも可能です。
コンパイル時におけるデザイン・アシスタントの自動確認を有効にする場合
- Design Assistant Rule SettingsでEnable Design Assistant execution during compilationをオンにします。
デザイン・アシスタントをAnalysisモードで実行し、特定のスナップショットをそのスナップショットに適用されるデザイン規則に対して検証する場合
- タイミング・アナライザーもしくはChip PlannerのTasksパネルで、Report DRCをクリックします。
デザイン・アシスタントによる結果の表示と修正
デザイン・アシスタントは、選択されているデザイン規則の違反をCompilation Reportのさまざまな段階で報告します。
図 3. Synthesis、Plan、Place、Finalizeレポートにおけるデザイン・アシスタントの結果
各規則の結果を表示するには、Rulesリストの規則をクリックします。規則の説明と、修正を行うためのデザインに関する推奨事項が表示されます。
図 4. デザイン・アシスタントにおける規則違反に対する推奨事項
RTLを変更し、デザインの規則違反を修正します。