インテルのみ表示可能 — GUID: htj1571168906326
Ixiasoft
1. AN 903: インテル® Quartus® Primeプロ・エディション におけるタイミング・クロージャーの加速
更新対象: |
---|
インテル® Quartus® Prime デザインスイート 19.3 |
この翻訳版は参照用であり、翻訳版と英語版の内容に相違がある場合は、英語版が優先されるものとします。翻訳版は、資料によっては英語版の更新に対応していない場合があります。最新情報につきまし ては、必ずこの翻訳版は参照用であり、翻訳版と英語版の内容に相違がある場合は、英語版が優先されるものとします。翻訳版は、資料によっては英語版の更新に対応していない場合があります。最新情報につきまし ては、必ず英語版の最新資料をご確認ください。 |
組み込みシステム、IP、および高速インターフェイスを組み合わせている最新のFPGAデザインの密度と複雑さにより、タイミング・クロージャーではより多くの課題が発生するようになっています。アーキテクチャーの変更や検証における課題が後段階で発生すると、長時間を要するデザインの反復につながる可能性があります。
このドキュメントでは、インテル® Quartus® Prime開発ソフトウェア・プロ・エディションで、検証済みかつ反復可能な方法を使用しタイミング・クロージャーを加速する3つのステップを要約しています。この方法には、初期のRTL解析と最適化、およびコンパイル時間を最小限に抑え、デザインの複雑さとタイミング・クロージャーに必要な反復を減らす自動化された手法が含まれます。
図 1. タイミング・クロージャーを加速するステップ
タイミング・クロージャーのステップ | タイミング・クロージャーの作業 | 詳細 |
---|---|---|
ステップ1: RTLの解析と最適化 | ||
ステップ2: コンパイラーによる最適化の適用 | ||
ステップ3: 目的を満たす結果の保存 |