インテル® Quartus® Primeプロ・エディションのユーザーガイド: デザイン最適化

ID 683641
日付 9/30/2019
Public
ドキュメント目次

1. デザインフローの概要

更新対象:
インテル® Quartus® Prime デザインスイート 19.3
この翻訳版は参照用であり、翻訳版と英語版の内容に相違がある場合は、英語版が優先されるものとします。翻訳版は、資料によっては英語版の更新に対応していない場合があります。最新情報につきまし ては、必ず英語版の最新資料をご確認ください。
典型的なデザインフローでは、開発の初期段階はタイミング、面積、消費電力の目標達成に集中します。 デザインがその目標を達成すると、その努力はパフォーマンスの向上に焦点を合わせます。 この章では、最高のデザイン・パフォーマンスを達成するために使用できる インテル® Quartus® Primeソフトウェアのテクニックとツールについて説明します。

FPGAデザインを最適化するには、面積、クリティカル・パス遅延、消費電力、および実行時間を削減しながら、デザイン目標を達成する多次元アプローチが必要です。 インテル® Quartus® Primeソフトウェアには、これらの問題のそれぞれに対処するためのアドバイザーが含まれています。 アドバイザーの提案を実装することで、デザイン反復に要する時間を短縮できます。