5.3.2.1. HPSをSDRAMに接続する際の考慮事項
インテル® Agilex™ HPS向けハード・メモリー・コントローラーは、他のハードウェア・メモリー・コントローラーと共にFPGA I/Oロウにあります。HPS EMIFによってHPSコアへの相互接続が最適化されています。
Intel Agilex HPS EMIF IPのインスタンス化
外部SDRAMを インテル® Agilex™ HPSに接続するには、HPSに固有のEMIF IPを使用する必要があります。次のガイドラインに従い、HPSに対する正しいEMIF IPを適切なインスタンス化およびコンフィグレーションを実行してください。
ガイドライン : Intel Agilex External Memory Interfaces for HPS IPをPlatform Designerでインスタンス化してください。
Platform Designerで特定のEMIF IPを使用し、HPSを外部SDRAMメモリーに接続してください。
EMIFモジュールは、IPカタログのペインにあります。 Library > Processors and Peripherals > Hard Processor Components > External Memory Interfaces for HPS Intel Agilexの順に選択します。
ガイドライン : hps_emif コンジットをHPSコンポーネントに接続します。
Platform DesignerでHPSをEMIFに接続するには、インスタンス化済みの emif_fm_hps_1 モジュールの hps_emif を agilex_hps_0 の hps_emif コンジットに接続してください。
ガイドライン : フリーランニングで安定したリファレンス・クロック・ソースを外部メモリー・インターフェイスに対して、デバイスのコンフィグレーションの開始前に提供してください。
詳しくは、Intel Agilex FPGA EMIF IP Overviewを参照してください。
ガイドライン : HPSからマルチポート・フロント・エンド (MPFE) の外部SDRAMまたはリソースにアクセスしている間は、HPS EMIF IPブロックがリセットされないようにしてください。
HPS EMIF IP ブロックへのリセットのアサートは、HPS のリセットアサートに一致させる必要があります。ただし、アプリケーションによるコンテキストの保存および回復が、HPS EMIF IPのリセットアサートと連携して行われる場合は例外です。これを実現するには、単純に、HPS EMIFリセット入力を次のソースからのリセットの1つまたはその組み合わせに接続します。HPSリセット出力 (例 : h2f_reset、 h2f_cold_reset)、HPSコールドリセット入力 (例 : nCONFIG、HPS_COLD_nRESET リセット入力ピン) を供給するシステム内のほかのリセット。
HPS EMIF IPのリセットを上記のようにHPSをリセットせずに行う場合、アプリケーションにより、MPFEtをリセット状態にすることが必要です。これには、Reset Managerの brgmodrst レジスター、ビット6 (ddrsch) をHPS EMIF IPのリセットアサート前に使用します。また、HPS EMIF IOPLLがロックされるまでは、そのリセットがを解除されないようにしてください。これを行わないと、プロセッサーのロックアップが、外部SDRAM、またはMPFE内のリソースへのその後のアクセスで発生する可能性があります。
ガイドライン : HPS EMIFコントローラーのData Mask (DM) ピンがイネーブルされていることを確認します。
ガイドライン : Intel Agilex EMIF for HPS IPおよび、使用している特定のデバイスとパッケージの組み合わせでサポートされているコンフィグレーションのDDR4コンポーネント、またはモジュールのみを選択します。
インテルの外部メモリー・インターフェイス・スペック・エスティメーターは、インテルFPGAおよびSoCデバイスにおけるサポートされている外部メモリー・インターフェイスの種類、コンフィグレーション、および最大パフォーマンス特性を比較できるパラメトリック・ツールです。