このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。
2.3. プロセッサー・アーキテクチャー
このセクションでは、プロセッサーのハードウェア構造について説明します。これには、プロセッサー・アーキテクチャーのすべての機能ユニットとプロセッサー・ハードウェア実装の基礎に関する説明が含まれます。 Nios® V/m プロセッサー・アーキテクチャーは、命令セット・アーキテクチャー（ISA）を表します。次に、ISAは、命令を実装する一連の機能ユニットを必要とします。
Nios® V/m プロセッサー・アーキテクチャーは、次の機能ユニットを定義します。
- 汎用レジスターファイル
- 算術論理演算装置（ALU）
- 制御およびステータスレジスター（CSR）
- 例外コントローラー
- 割り込みコントローラー
- インストラクションバス
- データバス
- RISC-Vベースのデバッグモジュール
図 2. Nios® V/m プロセッサー・コアのブロック図