このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。
2.3.6. メモリーおよびI/Oの構成
このセクションでは、 Nios® V/mプロセッサー・メモリーとI/O構成のハードウェア実装の詳細について説明します。この説明では、すべての Nios® V/mプロセッサー・システムに当てはまる一般的な概念と、システムごとに異なる可能性のある機能の両方について説明します。
Nios® V/m プロセッサー・システムは構成可能です。その結果、メモリーとI/Oの構成はシステムごとに異なります。 Nios® V/m プロセッサー・コアは、次を使用して、メモリーとI/Oアクセスを提供します。
- 命令マスター・ポート: システム・インターコネクト・ファブリックを介して命令メモリーに接続する Arm* Advanced Microcontroller Bus Architecture（ AMBA* ）4AXIメモリー・マップド・マネージャー・ポート。
- データ・マスター・ポート:システム・インタコネクト・ファブリックを介してデータ・メモリーとペリフェラルに接続される AMBA* 4 AXIメモリー・マップド・マネージャー・ポート。
Nios® V/m プロセッサー・コアのメモリーマップドI/Oアクセス：データメモリーと周辺機器の両方が、データ・マネージャー・ポートのアドレス空間にマップされます。 Nios® V/m プロセッサー・コアはリトル・エンディアンのバイト順序を使用します。ワードとハーフワードはメモリーに格納され、上位アドレスに重要なバイトが配置されます。 Nios® V/m プロセッサー・コアは、メモリーと周辺機器の存在について何も指定していません。メモリーと周辺機器の量、種類、接続はシステムによって異なります。