このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。
2.3.5. 割り込みコントローラー
Nios® V/m プロセッサーの実装は、次の割り込みをサポートしています。
- 16のレベル・センシティブ割り込み要求（IRQ）入力によるプラットフォーム割り込み。
- タイマーとソフトウェア割り込み-内部で生成されます。データバスに接続することにより、タイマーおよびソフトウェア割り込みモジュール・インターフェイスを使用してタイマー割り込みレジスターにアクセスできます。
割り込み中、コアは添付された命令のプログラムカウンターをMachine Exception Program Counter （mepc）レジスターに書き込みます。割り込みは通常、Eステージまたは先行するFまたはDパイプライン・ステージの命令に付加されます。これは、MステージがGeneral Purpose Registerを開始するためです。したがって、コアはMステージでメモリー命令を撤回することができません。割り込みが保留中でサービスの準備ができているときにMステージの命令が例外にフラグを立てると、コアは例外命令をフェッチして実行します。メモリーまたはマルチサイクル命令がMステージで保留中の場合、たとえば、コアが応答を待機している場合、コアはその命令の応答を受信するまで割り込みにフラグを立てません。保留中の割り込みはMachine Interrupt-Pending （mip）レジスターの対応するビットによってフラグが付けられます。
Machine Status Register （mstatus）ビット3がアサートされ、Machine Interrupt-pending （mip）レジスターの割り込みに対応するビットがアサートされます。
| レジスター | 説明 |
|---|---|
| mstatus | mstatus[3] /マシン割り込みイネーブル（MIE）フィールド
|
| mie |
mie[7] /マシンタイマー割り込みイネーブル（MTIE）フィールド
mie[3] /マシンソフトウェア割り込みイネーブル（MSIE）フィールド
|
| mip | mip[7] /マシンタイマー割り込み保留（MTIP）フィールド
mip[3] /マシンソフトウェア割り込み保留（MSIP）フィールド
|