このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。
2.3.6.1.2. データ・マスター・ポート
Nios® V/m プロセッサー・データバスは32ビット AMBA* 4 AXI マネージャー・ポートとして実装されています。データ・マネージャー・ポートは、次の2つの機能を実行します。
- プロセッサーがロード命令を実行するときに、メモリーまたはペリフェラルからデータを読み込む。
- プロセッサーがストア命令を実行するときに、メモリーまたはペリフェラルにデータを書き込む。
axsize信号値は、ロード/ストア命令サイズ-バイト（LB / SB）、ハーフワード（LH / SH）、またはワード（LW / SW）を示します。axaddr信号の上のアドレスは常に転送のサイズに合わせて調整されます。ストア命令の場合、それぞれの書き込みストローブビットがアサートされ、書き込まれているバイトを示します。
Nios® V/m プロセッサー・コアは、ロード/ストア命令の投機的問題をサポートしていません。したがって、コアは1つのロードまたはストア命令のみを発行でき、発行された命令が完了するまで待機します。
| インターフェイス | 信号 | 役割 | 方向 |
|---|---|---|---|
| ライト・アドレス・チャネル | awaddr | Store address | 出力 |
| awprot | Undefined- constant value | 出力 | |
| awvalid | Store valid | 出力 | |
| awsize | Store size- SB, SH, SW | 出力 | |
| awready | From memory/interconnect | 入力 | |
| ライト・データ・チャネル | wvalid | Store valid | 出力 |
| wdata | Store data | 出力 | |
| wstrb | Byte position in word | 出力 | |
| wlast | Constant 1 | 出力 | |
| wready | From memory/interconnect | 入力 | |
| リード・レスポンス・チャネル | bvalid | Store done | 入力 |
| bresp [1：0] | Store done status: ゼロ以外の値は、ストアアクセス障害例外を示します。 | 入力 | |
| bready | Constant 1 | 出力 | |
| リード・アドレス・チャネル | araddr | Load address | 出力 |
| arprot | Undefined- constant value | 出力 | |
| arvalid | Load valid | 出力 | |
| arsize | Load size：LB、LH、LW | 出力 | |
| arready | From subordinate/interconnect | 入力 | |
| リード・・データ・チャネル | rdata | Read data | 入力 |
| rvalid | Read data valid | 入力 | |
| rresp | Load response status：ゼロ以外の値は、負荷アクセス障害の例外を示します。 | 入力 | |
| rready | Constant 1 | 出力 |