Nios® Vプロセッサーのリファレンス・マニュアル

ダウンロード PDF
ID 683632
日付 3/28/2022
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

ドキュメント目次
ドキュメント目次 x
1. このドキュメントについて 2. Nios® V/mプロセッサー 3. Nios® Vユーザーガイドの改訂履歴
1. このドキュメントについて x
1.1. このボードについて
2. Nios® V/mプロセッサー x
2.1. プロセッサー性能ベンチマーク 2.2. プロセッサー・パイプライン 2.3. プロセッサー・アーキテクチャー 2.4. プログラミング・モデル 2.5. コア実装
2.3. プロセッサー・アーキテクチャー x
2.3.1. 汎用レジスター 2.3.2. 算術論理ユニット 2.3.3. コントロール・レジスターおよびステータスレジスター 2.3.4. 例外コントローラー 2.3.5. 割り込みコントローラー 2.3.6. メモリーおよびI/Oの構成 2.3.7. RISC-Vベースのデバッグ・モジュール
2.3.5. 割り込みコントローラー x
2.3.5.1. タイマーおよびソフトウェア割り込みモジュール
2.3.6. メモリーおよびI/Oの構成 x
2.3.6.1. 命令バスおよびデータバス
2.3.6.1. 命令バスおよびデータバス x
2.3.6.1.1. 命令マネージャー・ポート 2.3.6.1.2. データ・マスター・ポート 2.3.6.1.3. アドレス・マップ
2.3.7. RISC-Vベースのデバッグ・モジュール x
2.3.7.1. デバッグモード　 2.3.7.2. デバッグモジュールから停止 2.3.7.3. デバッグの実装　 2.3.7.4. デバッグモードの抽象コマンド 2.3.7.5. ハードウェア/ソフトウェア・インターフェイス
2.4. プログラミング・モデル x
2.4.1. 特権レベル 2.4.2. Control and Status Register (CSR) の動作
2.4.1. 特権レベル x
2.4.1.1. マシンモード（Mモード） 2.4.1.2. デバッグモード（Dモード）
2.4.2. Control and Status Register (CSR) の動作 x
2.4.2.1. コントロール・レジスターおよびステータス・レジスターのマップ
2.5. コア実装 x
2.5.1. インストラクション・セット・リファレンス
1. このドキュメントについて
2. Nios® V/mプロセッサー
3. Nios® Vユーザーガイドの改訂履歴

2.4.2.1. コントロール・レジスターおよびステータス・レジスターのマップ

各CSR レジスターの値によって、 Nios® V/mプロセッサーの状態が決まります。フィールドの説明は、RISC-V仕様に基づいています。

表 14.   Vendor ID のレジスター・フィールド mvendorid CSRは、コアのプロバイダーのJEDECメーカーIDを提供する32ビットの読み出し専用レジスターです。
ビット・フィールド
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16
バンク
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
バンク オフセット
表 15.   Architecture ID のレジスター・フィールド マーキッド CSRは、ハートのベース・マイクロ・アーキテクチャーをエンコードする32ビットの読み出し専用レジスターです。
ビット・フィールド
31 30 29 28 27 26 25 ... 6 5 4 3 2 1 0
アーキテクチャー
表 16.   Implementation ID のレジスター・フィールド mimpid CSRは、プロセッサー実装のバージョンの一意のエンコーディングを提供します。
ビット・フィールド
31 30 29 28 27 26 25 ... 6 5 4 3 2 1 0
実装
表 17.   Hardware Thread ID のレジスター・フィールド mhartid CSRは、コードを実行しているハードウェアスレッドの整数IDを含む32ビットの読み出し専用レジスターです。
ビット・フィールド
31 30 29 28 27 26 25 ... 6 5 4 3 2 1 0
ハートID
表 18.   Machine Status のレジスター・フィールド mstatus レジスターは、ハートの現在の動作状態を追跡および制御する32ビットの読み出し/書き込みレジスターです。
ビット・フィールド
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16
SD WPRI TSR TW TVM MXR 合計 MPRV XS[1:0]
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
XS[1:0] FS[1:0] MPP[1:0] WPRI SPP MPIE WPRI SPIE ユピー MIE WPRI SIE UIE
表 19.   Machine ISA のレジスター・フィールド misaCSRは、ハートがサポートするISAを報告する読み出し/書き込みレジスターです。
ビット・フィールド
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16
MXL[1:0] WLRL 拡張子[25：0]
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
拡張子[25：0]
表 20.   Machine Interrupt-Enable のレジスター・フィールド mie レジスターは、割り込みイネーブルビットを含む32ビットの読み出し/書き込みレジスターです。
ビット・フィールド
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16
WPRI
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
WPRI メイエ WPRI SEIE UEIE MTIE WPRI STIE UTIE MSIE WPRI SSIE USIE
表 21.   Machine Trap-Handler Base Address のレジスター・フィールド mtvec レジスターは、ベクトルベースアドレス（BASE）とベクトルモード（MODE）で構成される、トラップベクトル構成を保持する32ビットの読み出し/書き込みレジスターです。
ビット・フィールド
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16
ベース + 31
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
ベース + 31 Mode
表 22.   Machine Exception Program Counter のレジスター・フィールド mepc レジスターは32ビットの読み出し/書き込みレジスターであり、割り込みされた命令、またはトラップがMモードになったときに例外が発生した命令のアドレスを保持します。
ビット・フィールド
31 30 29 28 27 26 25 ... 6 5 4 3 2 1 0
mepc
表 23.   Machine Trap Cause のレジスター・フィールド mcause レジスターは、トラップがMモードになったときにトラップを引き起こしたイベントを示すコードを保持する32ビットの読み出し/書き込みレジスターです。
ビット・フィールド
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16
割り込み Exception code [30:16]
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
Exception code [15:0]
表 24.   Machine Trap Value のレジスター・フィールド mtval レジスターは32ビットの読み出し/書き込みレジスターであり、トラップがMモードになったときにソフトウェアがトラップを処理するのを支援するために、例外固有の情報で書き込まれます。
ビット・フィールド
31 30 29 28 27 26 25 ... 6 5 4 3 2 1 0
mtval
表 25.   Machine Interrupt-Pending のレジスター・フィールド mip レジスターは、保留中の割り込みに関する情報を含む32ビットの読み出し/書き込みレジスターです。
ビット・フィールド
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16
WPRI
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
WPRI MEIP WPRI SEIP UEIP MTIP WPRI STIP UTIP MSIP WPRI SSIP USIP
表 26.   Debug Control and Status のレジスター・フィールド dcsr CSRは、Dモード中の情報とステータスを含む32ビットの読み出し/書き込みレジスターです。
ビット・フィールド
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16
デバッグバー 0
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
ebreakm 0 ebreaks ebreaku stepie stopcount stoptime cause 0 mprven nmip step prv
表 27.   Debug Program Counter のレジスター・フィールド Dモードに入ると、 dpc CSRは、次に実行される命令の仮想アドレスで更新されます。
ビット・フィールド
31 30 29 28 27 26 25 ... 6 5 4 3 2 1 0
dpc
レベル 2 の表題