3.4. 階層タグ付けの実行
タグ付け用のFPGA領域を定義するために、ASD Regionの場所を割り当てます。デザイン階層の任意の部分にASD Region値を指定するには、Design Partitions Windowを使用します。
- インテル® Quartus® PrimeソフトウェアでAssignments > Design Partitions Windowを選択します。
- ヘッダー行の任意の場所を右クリックし、ASD RegionをオンにしてASD Region列を表示します（表示されていない場合）。
- ロジック・センシティビティーID値を任意のパーティションに対して0〜32の範囲で入力し、特定のASD Regionに割り当てます。
Logic Sensitivity IDは、パーティションに関連付けられたセンシティビティー・タグを表します。
- センシティビティー・タグ1は、割り当てなしと同じで、基本的なセンシティビティー・レベルを示します。これは、「デザインで使用される領域」です。
- センシティビティー・タグ0は、予約済みで未使用のCRAMビットを示します。明示的にパーティションを0に設定して、そのパーティションがクリティカルではないことを示すことができます。この設定では、パーティションがセンシティビティー・マッピングから除外されます。
注: 複数のデザイン・パーティションに同じセンシティビティー・タグを使用できます。
図 5. Design PartitionsウィンドウのASD Region列
デザインをコンパイルすると、 インテル® Quartus® Prime開発ソフトウェアでは、センシティビティー・データが標準の Intel® hex (ビッグ・エンディアン) .smh ファイルとして生成されます。これは .sof ファイルの生成時に行われます。