インテル® Stratix® 10 SEU (Single Event Upset) 緩和 ユーザーガイド

ダウンロード PDF
ID 683602
日付 10/10/2018
Public
ドキュメント目次
ドキュメント目次 x
1. インテル® Stratix® 10 SEU緩和の概要 2. インテル® Stratix 10® CRAM用の緩和手法 3. インテル® Stratix® 10 SEU緩和実装ガイド 4. Advanced SEU Detection Intel® Stratix® 10 FPGA IP参照事項 5. インテル® Stratix® 10 Fault Injection Debugger参照事項 6. インテル® Stratix® 10 SEU緩和 ユーザーガイド・アーカイブ 7. インテル® Stratix 10® SEU緩和 ユーザーガイドの改訂履歴
1. インテル® Stratix® 10 SEU緩和の概要 x
1.1. インテル® Stratix 10® デバイスでのSEUの緩和 1.2. コンフィグレーションRAM 1.3. メモリーブロックの誤り訂正コードのサポート 1.4. トリプル・モジュール・リダンダンシー 1.5. 故障率
2. インテル® Stratix 10® CRAM用の緩和手法 x
2.1. CRAMエラー検出と訂正 2.2. 内部スクラビングとプライオリティー・スクラビング 2.3. SEUセンシティビティー・プロセッシング 2.4. デザイン階層のセンシティビティーの指定 2.5. 機能不調に対するシステムのレスポンスの評価
2.1. CRAMエラー検出と訂正 x
2.1.1. エラー・メッセージ・キュー 2.1.2. SEU_ERRORピンの動作
2.2. 内部スクラビングとプライオリティー・スクラビング x
2.2.1. 内部スクラビング 2.2.2. プライオリティー・スクラビング
2.3. SEUセンシティビティー・プロセッシング x
2.3.1. Advanced SEU Detection IPコア
2.3.1. Advanced SEU Detection IPコア x
2.3.1.1. オンチップ・ルックアップ・センシティビティー・プロセッシング 2.3.1.2. オンチップ・ルックアップ・センシティビティー・プロセッシング 2.3.1.3. SMHのルックアップ
2.3.1.2. オンチップ・ルックアップ・センシティビティー・プロセッシング x
2.3.1.2.1. オフチップ・ルックアップ・センシティビティー・プロセッシングの動作フロー
2.3.1.3. SMHのルックアップ x
2.3.1.3.1. SMHリビジョン4ファイル・フォーマット
2.4. デザイン階層のセンシティビティーの指定 x
2.4.1. 階層タグ付け
2.5. 機能不調に対するシステムのレスポンスの評価 x
2.5.1. インテル® Quartus® Prime のFault Injection Debugger
3. インテル® Stratix® 10 SEU緩和実装ガイド x
3.1. SEU_ERRORピンの設定 3.2. インテル® Quartus® Prime SEUソフトウェアの設定 3.3. プライオリティー・スクラビングの有効化 3.4. 階層タグ付けの実行 3.5. センシティビティー・マップ・ヘッダー・ファイルのメモリーへのプログラミング 3.6. センシティビティー・マップ・ヘッダーのルックアップの実行 3.7. Fault Injection Debuggerの使用
3.7. Fault Injection Debuggerの使用 x
3.7.1. デバイスとFault Injection Debuggerのコンフィグレーション 3.7.2. フォールト・インジェクションの領域制約 3.7.3. エラーの挿入
3.7.3. エラーの挿入 x
3.7.3.1. ランダムな位置へのエラー挿入 3.7.3.2. 特定の位置へのエラー挿入
4. Advanced SEU Detection Intel® Stratix® 10 FPGA IP参照事項 x
4.1. Advanced SEU Detection IPコアのパラメーター設定 4.2. Advanced SEU Detection IPコアのポート
5. インテル® Stratix® 10 Fault Injection Debugger参照事項 x
5.1. Fault Injection Debuggerインターフェイス・パラメーター 5.2. Fault Injection Debuggerのコマンドライン・インターフェイス
1. インテル® Stratix® 10 SEU緩和の概要
2. インテル® Stratix 10® CRAM用の緩和手法
3. インテル® Stratix® 10 SEU緩和実装ガイド
4. Advanced SEU Detection Intel® Stratix® 10 FPGA IP参照事項
5. インテル® Stratix® 10 Fault Injection Debugger参照事項
6. インテル® Stratix® 10 SEU緩和 ユーザーガイド・アーカイブ
7. インテル® Stratix 10® SEU緩和 ユーザーガイドの改訂履歴

5.2. Fault Injection Debuggerのコマンドライン・インターフェイス

コマンドラインでFault Injection Debuggerを実行するには、 quartus_fid 実行可能ファイルを使用します。これは、フォールト・インジェクションをスクリプトから実行する場合に便利です。
表 8.   インテル® Stratix® 10デバイス用Fault Injection Debuggerのコマンドライン・インターフェイス引数
短い引数 長い引数 詳細
l list インストールされているすべてのハードウェアを表示します。
c cable ケーブル番号を選択します。
a auto 自動検出操作用。この操作にはケーブルを1本だけ選択してくだい。
i index アクティブなデバイスまたはソフトエラーを挿入するデバイスを指定するオプション。

完全な構文：

@<device_position>=<file_path>#<operation>

場所：

  • device_position は、TDIの直近から数えたアクティブデバイスの位置です。
  • file_path は、 アクティブデバイスのプログラミング・ファイルです。
  • operation は実行する操作です。4
    • P - Program/Configure
    • I - Inject fault
s smh センシティビティー・マップのヘッダーファイルを指定するオプション。

完全な構文：

@<device_position>=<file_path>#<region_info>

場所：

  • device_position は、TDIの直近から数えたアクティブデバイスの位置です。
  • file_path は、 アクティブデバイスのSMHファイルです。
  • region_infoは意図したSMH領域情報です。形式は次の通りです。<targeted_regions><allow non critical><allow overlapping>
    • targeted_regions = 領域のバイナリ表現
      • 領域1 = 1
      • 領域2 = 2
      • 領域3 = 4
      • 領域4 = 8
      • 領域1および2 = 3 (1 + 2から)
      • 領域1および3 = 5 (1 + 4から)
    • allow non critical - N = 非クリティカル・ビットへの挿入を許可
    • allow overlapping - O = 重複する領域を含むビットへの挿入を許可

    例：

    • リージョン1または3のみへの挿入 region_info = 5
    • リージョン2または非クリティカル・ビットへの挿入 region_info = 4N
    • リージョン4または非クリティカル・ビットを持つ任意のビットへの挿入 region_info = 8NO
u user ユーザー固有の障害を指定するオプション。

完全な構文：

@<device_position>=<sector-frame-bit-pair ?>#1 <sector-frame-bit-pair ?>#2 ... <sector-frame-bit?>#n

場所：

  • device_position TDIの直近から数えたアクティブデバイスの位置です。
  • sector-frame-bit-pair エラーが挿入されたフレームビットとセクター位置です。5
n number 挿入するソフトエラーの数を指定するオプション。
t time 挿入の間隔時間を指定するオプション。
関連情報
4 操作の指定がない場合は、インジェクション・フォールトがデフォルトの操作になります。
5 フレームビットの最大ペアは引数 n によって異なります。
レベル 2 の表題