Advanced SEU Detection インテル® FPGA IPユーザーガイド

ダウンロード PDF
ID 683542
日付 3/26/2019
Public
ドキュメント目次
ドキュメント目次 x
1. Advanced SEU Detection インテル® FPGA IPの概要 2. Advanced SEU Detection インテル® FPGA IPの機能の説明 3. Advanced SEU Detection インテル® FPGA IPの使用 4. CRAMアレイでのSEUの緩和 5. Advanced SEU Detection インテル® FPGA IPユーザーガイド・アーカイブ 6. Advanced SEU Detection インテル® FPGA IPユーザーガイドの改訂履歴
2. Advanced SEU Detection インテル® FPGA IPの機能の説明 x
2.1. オンチップ・ルックアップ・センシティビティー・プロセス 2.2. オフチップ・ルックアップ・センシティビティー・プロセス
2.1. オンチップ・ルックアップ・センシティビティー・プロセス x
2.1.1. オンチップ・センシティビティー・プロセッサー 2.1.2. オンチップ・プロセスの信号
2.2. オフチップ・ルックアップ・センシティビティー・プロセス x
2.2.1. オフチップ・ルックアップ・センシティビティー・プロセスの動作フロー 2.2.2. 外部センシティビティー・プロセッサー 2.2.3. オフチップ・プロセスの信号 2.2.4. SMHのルックアップ
2.2.4. SMHのルックアップ x
2.2.4.1. SMHファイルの種類
3. Advanced SEU Detection インテル® FPGA IPの使用 x
3.1. IP コアのカスタマイズと生成 3.2. Advanced SEU Detection IP コアのパラメーター
3.1. IP コアのカスタマイズと生成 x
3.1.1. IP Catalogとパラメーター・エディター 3.1.2. パラメーター・エディター 3.1.3. IP コアのパラメーターとオプションの指定
3.1.3. IP コアのパラメーターとオプションの指定 x
3.1.3.1. IP コア生成時の出力 (インテル Quartus Prime プロ・エディション)
4. CRAMアレイでのSEUの緩和 x
4.1. インテル® Quartus® Prime開発ソフトウェアでのAdvanced SEU Detection機能の有効化 4.2. 階層的タグ付け 4.3. センシティビティー・マップのヘッダーファイルのルックアップ
4.2. 階層的タグ付け x
4.2.1. パーティションでのロジック・センシティビティーIDの指定
4.3. センシティビティー・マップのヘッダーファイルのルックアップ x
4.3.1. センシティビティー・マップ・ヘッダー・ファイルのメモリーへのプログラミング 4.3.2. SMHリビジョン1でのルックアップの実行 (Stratix IVおよび Arria® II) 4.3.3. SMHリビジョン2でのルックアップの実行 (Stratix V、 Arria® V、 Cyclone® Vデバイス) 4.3.4. SMHリビジョン3でのルックアップの実行 (インテルArriaおよび インテル® Cyclone® 10 GXデバイス)
1. Advanced SEU Detection インテル® FPGA IPの概要
2. Advanced SEU Detection インテル® FPGA IPの機能の説明
3. Advanced SEU Detection インテル® FPGA IPの使用
4. CRAMアレイでのSEUの緩和
5. Advanced SEU Detection インテル® FPGA IPユーザーガイド・アーカイブ
6. Advanced SEU Detection インテル® FPGA IPユーザーガイドの改訂履歴

2.1.2. オンチップ・プロセスの信号

図 2. オンチップ・プロセスにおけるAdvanced SEU Detection IP コアの信号
表 2.  オンチップ・プロセスにおけるAdvanced SEU Detection IP コアの信号
インターフェイス 信号 種類 幅 説明
クロックとリセット clk 入力 1
  • クロック入力です。
  • EMR Unloader IP コアと同じ入力クロックを使用します。入力周波数は、次のコンテンツが利用可能になる前にEMRコンテンツを処理するのに十分でなければなりません。例えば、Stratix Vデバイスで推奨される最小周波数は30 MHzです。

    周波数が低すぎる場合、IP コアが現在のコンテンツの処理を行っている際に新しいEMRコンテンツが利用可能になると、IP コアはcritical_error信号をアサートします。

reset 入力 1 アクティブHighリセットです。
キャッシュ・コンフィグレーション cache_comparison_off 入力 1
  • スタティック入力信号です。
  • IP コアにキャッシュの比較をバイパスするように命令します。EMRの値は、それがすでにキャッシュに存在する場合でも格納されます。
  • この信号は、カスタムデザインの内部スクラブ機能で使用可能です。
Avalon Streaming (Avalon-ST) シンク・インターフェイス信号1 emr 入力
  • 46 (Stratix IV)
  • 67 (Cyclone V、 Arria® V、 Stratix® V)
  • 119 (インテル Arria 10 および インテル® Cyclone® 10 GX) 2
EMR Unloader IP コアからのエラー・メッセージ・レジスター (EMR) データ入力です。
emr_valid 入力 1 emrデータ入力が有効であることを示します。
emr_error 入力 1
  • emrデータがエラーにより無視される場合を示します。
  • このエラーは、インテルUnloader IP コアからのデータのオーバーランがある場合に発生する可能性があります。
エラー noncritical_error 出力 1 SMHルックアップが、EDCRCエラーはクリティカルではない領域にあると判断したこと示します。
critical_error 出力 1 SMHルックアップが、EDCRCエラーはクリティカルな領域にあると判断したことを示します。
regions_report 出力 1
  • SMHルックアップにより報告されるエラーのASD (Advanced SEU Detection) 領域です。
  • Largest ASD region ID usedパラメーターはこのポートの幅を設定します。
critical_clear 入力 1
  • オプションの入力信号です。
  • この信号をアサートし、最後に処理されたEMRデータ入力のerror reportをクリアーします。
  • critical_errorとregions_report、またはnoncritical_errorをクリアーします。
busy 出力 1
  • オプションの出力信号です。
  • ロジックHighは、ASD IPがEMRデータ入力の処理でビジーであることを示します。
  • 処理が完了すると信号はLowになり、critical_errorまたはnoncritical_error信号がアサートされます。
外部メモリーAvalonメモリーマップド (Avalon-MM) マスター mem_addr 出力  
  • ユーザーロジックへの出力です。
  • 読み出される32ビットワードのバイトアドレスです。
mem_rd 出力  
  • ユーザーロジックへの出力です。
  • 読み出し動作を要求するようユーザーロジックへ通知します。
mem_bytesel 出力  
  • ユーザーロジックへの出力です。
  • IP コアが必要とするバイトを選択する4ビットの信号です。この信号は、IPが32ビットすべてを必要としない場合に、16または8ビットのメモリーで読み出し数の最適化を可能にします。mem_byteselのビット0が0の場合、IP コアはmem_dataのビット0から7を無視します。同様に、mem_byteselのビット0が0の場合、IP コアはビット1から3を無視します。
mem_wait 入力  
  • ユーザーロジックからの入力です。
  • 読み出し動作が実行中であることをメモリー・インターフェイスに通知します。mem_rdがアサ―トされた後の最初の立ち上がりクロックでHighにし、IP コアを待機状態に保つ必要があります。
mem_data 入力  
  • ユーザーロジックからの入力です。
  • 32ビットのデータバスです。mem_waitがHighになる場合およびmem_rdがLowに戻る場合に、データが存在している必要があります。
mem_datavalid 入力  
  • ユーザーロジックからの入力です。
  • 先のmem_rd要求の応答として、mem_data信号に有効なデータが含まれていることを通知します。
関連情報
1 Avalon-STストリーミング・シンク・インターフェイスをEMR Unloader IP コアの対応する Avalon-STソース・インターフェイスに接続します。
2 実際のEMRデータは78ビットのみです [77:0]。ビット [118:78] は予約されています。
レベル 2 の表題