Advanced SEU Detection インテル® FPGA IPユーザーガイド

ダウンロード PDF
ID 683542
日付 3/26/2019
Public
ドキュメント目次
ドキュメント目次 x
1. Advanced SEU Detection インテル® FPGA IPの概要 2. Advanced SEU Detection インテル® FPGA IPの機能の説明 3. Advanced SEU Detection インテル® FPGA IPの使用 4. CRAMアレイでのSEUの緩和 5. Advanced SEU Detection インテル® FPGA IPユーザーガイド・アーカイブ 6. Advanced SEU Detection インテル® FPGA IPユーザーガイドの改訂履歴
2. Advanced SEU Detection インテル® FPGA IPの機能の説明 x
2.1. オンチップ・ルックアップ・センシティビティー・プロセス 2.2. オフチップ・ルックアップ・センシティビティー・プロセス
2.1. オンチップ・ルックアップ・センシティビティー・プロセス x
2.1.1. オンチップ・センシティビティー・プロセッサー 2.1.2. オンチップ・プロセスの信号
2.2. オフチップ・ルックアップ・センシティビティー・プロセス x
2.2.1. オフチップ・ルックアップ・センシティビティー・プロセスの動作フロー 2.2.2. 外部センシティビティー・プロセッサー 2.2.3. オフチップ・プロセスの信号 2.2.4. SMHのルックアップ
2.2.4. SMHのルックアップ x
2.2.4.1. SMHファイルの種類
3. Advanced SEU Detection インテル® FPGA IPの使用 x
3.1. IP コアのカスタマイズと生成 3.2. Advanced SEU Detection IP コアのパラメーター
3.1. IP コアのカスタマイズと生成 x
3.1.1. IP Catalogとパラメーター・エディター 3.1.2. パラメーター・エディター 3.1.3. IP コアのパラメーターとオプションの指定
3.1.3. IP コアのパラメーターとオプションの指定 x
3.1.3.1. IP コア生成時の出力 (インテル Quartus Prime プロ・エディション)
4. CRAMアレイでのSEUの緩和 x
4.1. インテル® Quartus® Prime開発ソフトウェアでのAdvanced SEU Detection機能の有効化 4.2. 階層的タグ付け 4.3. センシティビティー・マップのヘッダーファイルのルックアップ
4.2. 階層的タグ付け x
4.2.1. パーティションでのロジック・センシティビティーIDの指定
4.3. センシティビティー・マップのヘッダーファイルのルックアップ x
4.3.1. センシティビティー・マップ・ヘッダー・ファイルのメモリーへのプログラミング 4.3.2. SMHリビジョン1でのルックアップの実行 (Stratix IVおよび Arria® II) 4.3.3. SMHリビジョン2でのルックアップの実行 (Stratix V、 Arria® V、 Cyclone® Vデバイス) 4.3.4. SMHリビジョン3でのルックアップの実行 (インテルArriaおよび インテル® Cyclone® 10 GXデバイス)
1. Advanced SEU Detection インテル® FPGA IPの概要
2. Advanced SEU Detection インテル® FPGA IPの機能の説明
3. Advanced SEU Detection インテル® FPGA IPの使用
4. CRAMアレイでのSEUの緩和
5. Advanced SEU Detection インテル® FPGA IPユーザーガイド・アーカイブ
6. Advanced SEU Detection インテル® FPGA IPユーザーガイドの改訂履歴

6. Advanced SEU Detection インテル® FPGA IPユーザーガイドの改訂履歴

ドキュメント・バージョン インテル® Quartus® Primeのバージョン 変更内容
2019.03.26 18.1 Advanced SEU Detection インテル® FPGA IPバージョン16.0のユーザーガイドのアーカイブへのリンクを修正しました。
2019.01.14 18.1

オフチップ・プロセスにおけるIP コアの信号一覧のcache_validの説明を更新しました。

2018.09.12 18.0
  • SMHリビジョン3でのルックアップの実行 (インテル Arria 10および インテル® Cyclone® 10 GXデバイス) に関する内容を更新しました。
  • ドキュメントの構成を更新しました。
  • Advanced SEU Detection IP コア、バージョン17.1のユーザーガイドのアーカイブへのリンクを修正しました。
2018.05.16 18.0
  • オンチップ・プロセスにおけるAdvanced SEU Detectionコアの信号およびオフチップ・プロセスにおけるAdvanced SEU Detectionコアの信号に注記を追加し、emrの予約されているビットを示しました。
  • インテルへのブランド変更により、「インテル®FPGA Advanced SEU Detection」から「Advanced SEU Detection インテル®FPGA IP」に名称を変更しました。
  • Intel Quartus Prime Pro Edition Handbookからの次の内容を追加しました。
    • オンチップ・センシティビティー・プロセッサーの章
    • オフチップ・センシティビティー・プロセッサーとサブトピック
日付 バージョン 変更内容
2017年11月 2017.11.06
  • ブランド名をインテルに変更しました。
  • インテル® Cyclone® 10 GXデバイスのサポートを追加しました。
2016年10月 2016.10.31
  • Stratix V、Arria 10、Arria V、Arria V GZ、Cyclone Vでサポートされる機能としてセンシティビティー・プロセスを追加しました。
  • センシティビティー・マップ・ヘッダー情報の名前を更新しました。
2016年5月 2016.05.02 リビジョン1の.smhファイルに関してフレーム情報のアレイ情報を明確にしました。
2015年11月 2015.11.02
  • SMHリビジョン3でのルックアップにおけるArria 10のサポート情報を追加しました。
  • SMHリビジョン2でのルックアップに関する情報を更新しました。
  • オンチップとオフチップの処理信号を更新しました。
  • Quartus IIのリファレンスをQuartus Primeに変更しました。
2015年5月 2015.05.04
  • sensitivity_data_tag_sizeフィールドで使用可能な値に注記を追加しました。
  • Altera Advanced SEU Detection IP コア・パラメーターの最大ASD領域IDを更新しました。
  • リビジョン1と2におけるルックアップの実行に関してサポートされるデバイスを更新しました。
  • 機能とデバイスファミリーのサポートを表にまとめることで更新しました。
  • オフチップ・プロセス信号の表から重複していた信号を削除しました。
  • SMHフレーム情報のアレイの説明を更新し、冗長さを改善しました。
2014年6月 2014.06.30
  • サポートされるデバイスを更新しました。
  • MegaWizard Plug-in Managerについての情報をIP Catalogに置き換えました。
2012年12月 1.0 初版
レベル 2 の表題