インテルのみ表示可能 — GUID: zyz1576733557375
Ixiasoft
1.3.1.1. インテルAgilexデュアルリンクへの同期ADC用のデザイン例プラットフォーム・デザイナーシステムの編集
1.3.1.2. インテルAgilexデュアルリンクへの同期ADC用のデザイン例トップレベルのHDLの編集
1.3.1.3. インテルAgilexデュアルリンクへの同期ADC用のTXシミュレーション・モデルプラットフォーム・デザイナーシステムの編集
1.3.1.4. インテルAgilexデュアルリンクへの同期ADC用のTXシミュレーション・モデルのトップレベルのHDLの編集
1.3.1.5. インテルAgilexデュアルリンクへの同期ADC用のシミュレーション・テストベンチの編集
1.3.1.6. シミュレーション波形へのIP信号の追加
1.3.1.7. シミュレーション・スクリプトの更新
1.3.1.8. デュアル・リンク・デザインのシミュレーション
1.3.1.9. シミュレーション結果の表示
インテルのみ表示可能 — GUID: zyz1576733557375
Ixiasoft
1.3.1.8. デュアル・リンク・デザインのシミュレーション
j204c_rx_ss.qsys、j204c_rx_ip.qsys、intel_j204c_ed_rx.sv、j204c_tx_ss.qsys、j204c_tx_ip.qsys、intel_j204c_ed_tx.sv、tb_top.sv、および <simulator>_files.tcl に変更を加えると、選択したシミュレーターを使用したデュアル・リンク・デザインをシミュレートする準備が整います。次の例では、ModelSim- Intel® FPGA Editionを使用しています。
- ModelSim- Intel® FPGA Editionを起動します。
- Fileメニューから、Change Directoryを選択します。
- simulation/mentorを選択します。
- シミュレーション・スクリプトを実行するには、トランスクリプト・プロンプトで次のコマンドを入力します。
do modelsim_sim.tcl
注: シミュレーターによっては、シミュレーションが完了するまでに数時間かかる場合があります。Modelsim- Intel® FPGA Editionの場合、シミュレーションには2〜3時間かかります。