Multi Channel DMA Intel® FPGA IP for PCI Express* デザイン例のユーザーガイド

ID 683517
日付 10/06/2023
Public
ドキュメント目次

3.3.2. サポートされるシミュレーター

次の表に、MCDMAデザイン例でサポートされるシミュレーターを示します。
注: ルートポート・モードのMCDMA IPのシミュレーションは、VCSシミュレーターでのみサポートされます。
注: 2x8ハードIPモードの場合、デザイン例のシミュレーションはPCIe0でのみサポートされます。
注: MCDMA Rタイル、バイパスモードを使用するPIOのデザイン例のシミュレーションは、x16およびx8トポロジーでサポートされます。残りのRタイルのデザイン例のシミュレーションはサポートされていません。この機能は、 インテル® Quartus® Prime開発ソフトウェアの今後のリリースでサポートされる可能性があります。
注: x4 (1x4、2x4、または4x4) ハードIPモードの場合、デザイン例のシミュレーションはサポートされていません。
表 34.  HタイルMCDMA IPでサポートされるシミュレーター
タイル デザイン例 ユーザーモード VCS VCS MX Xcelium QuestaSim* Questa* Intel® FPGA Edition Aldec Riviera Pro
Hタイル PIO using Bypass mode

Multi channel DMA

Bursting Master

BAM+BAS

BAM+MCDMA

BAM+BAS+MCDMA

はい はい はい はい いいえ いいえ
AVMM DMA

Multi channel DMA

BAM+MCDMA

BAM+BAS+MCDMA

はい はい はい はい いいえ いいえ
Device-side Packet Loopback

BAM + MCDMA

Multi channel DMA

BAM+BAS+MCDMA

はい はい はい はい いいえ いいえ
Packet Generate/Check

BAM + MCDMA

Multi channel DMA

BAM+BAS+MCDMA

はい はい はい はい いいえ いいえ
Traffic Generator/Checker

BAM+BAS

はい はい はい はい いいえ いいえ
注: SR-IOVシミュレーションのサポートは、1つの物理機能とそのVFに対してのみ提供されます。
注: SR-IOVは、BAM+BAS+MCDMAモードのシミュレーションではサポートされません。
表 35.  PタイルMCDMA IPでサポートされるシミュレーター
タイル デザイン例 ユーザーモード VCS VCS MX Xcelium QuestaSim* Questa* Intel® FPGA Edition Aldec Riviera Pro
Pタイル PIO using Bypass mode

Multi channel DMA

Bursting Master

BAM+BAS

BAM+MCDMA

Data Mover Only

BAM+BAS+MCDMA

はい はい いいえ はい はい いいえ
AVMM DMA

Multi channel DMA

BAM+MCDMA

BAM+BAS+MCDMA

はい はい いいえ いいえ いいえ いいえ
Device-side Packet Loopback

BAM + MCDMA

Multi channel DMA

BAM+BAS+MCDMA

はい はい いいえ いいえ いいえ いいえ
Packet Generate/Check

BAM + MCDMA

Multi channel DMA

BAM+BAS+MCDMA

はい はい いいえ いいえ いいえ いいえ
Traffic Generator/Checker BAM+BAS はい はい いいえ いいえ いいえ いいえ
External Descriptor Controller Data Mover Only はい はい いいえ いいえ いいえ いいえ
注: SR-IOVはシミュレーションでサポートされません。
表 36.  FタイルMCDMA IPでサポートされるシミュレーター
タイル デザイン例 ユーザーモード VCS VCS MX Xcelium QuestaSim* Questa* Intel® FPGA Edition Aldec Riviera Pro
Fタイル PIO using Bypass mode

Multi channel DMA

Bursting Master

BAM+BAS

BAM+MCDMA

Data Mover Only

BAM+BAS+MCDMA

はい はい はい はい はい いいえ
AVMM DMA

Multi channel DMA

BAM+MCDMA

BAM+BAS+MCDMA

はい はい はい はい いいえ いいえ
Device-side Packet Loopback

BAM + MCDMA

Multi channel DMA

BAM+BAS+MCDMA

はい はい はい はい いいえ いいえ
Packet Generate/Check

BAM + MCDMA

Multi channel DMA

BAM+BAS+MCDMA

はい はい はい はい いいえ いいえ
Traffic Generator/Checker BAM_BAS はい はい はい はい いいえ いいえ
External Descriptor Controller Data Mover Only はい はい はい はい いいえ いいえ
注: SR-IOVはシミュレーションでサポートされません。
注: MCDMA Fタイル1x4のデザイン例は、シミュレーションをサポートしません。
表 37.  RタイルMCDMA IPでサポートされるシミュレーター
タイル デザイン例 ユーザーモード VCS VCS MX Xcelium QuestaSim* Questa* Intel® FPGA Edition Aldec Riviera Pro
Rタイル PIO using Bypass mode

Multi channel DMA

Bursting Master

BAM+BAS

BAM+MCDMA

BAM + BAS + MCDMA

Data Mover Only

はい はい はい はい はい いいえ
AVMM DMA

Multi channel DMA

BAM+MCDMA

BAM + BAS + MCDMA

いいえ いいえ いいえ いいえ いいえ いいえ
Device-side Packet Loopback

BAM + MCDMA

BAM + BAS + MCDMA

Multi channel DMA

いいえ いいえ いいえ いいえ いいえ いいえ
Packet Generate/Check

BAM + MCDMA

BAM + BAS + MCDMA

Multi channel DMA

いいえ いいえ いいえ いいえ いいえ いいえ
Traffic Generator/Checker BAM+BAS いいえ いいえ いいえ いいえ いいえ いいえ
External Descriptor Controller Data Mover Only いいえ いいえ いいえ いいえ いいえ いいえ
注: SR-IOVはシミュレーションでサポートされません。
注: MCDMA Rタイル4x4、バイパスモードを使用するPIOのデザイン例は、シミュレーションをサポートしません。