Multi Channel DMA Intel® FPGA IP for PCI Express* デザイン例のユーザーガイド

ダウンロード PDF
ID 683517
日付 10/06/2023
Public

インテルのみ表示可能 — GUID: uzz1635902110118

Ixiasoft

詳細を見る

ドキュメント目次
ドキュメント目次 x
1. はじめに 2. デザイン例に関する詳細 3. デザイン例のクイック・スタート・ガイド 4. Multi Channel DMA Intel FPGA IP for PCI Expressデザイン例のユーザーガイド・アーカイブ 5. Multi Channel DMA Intel FPGA IP for PCI Expressデザイン例のユーザーガイド改訂履歴
1. はじめに x
1.1. 用語と頭字語 1.2. MCDMA IPのモード
2. デザイン例に関する詳細 x
2.1. デザイン例の概要 2.2. ハードウェアおよびソフトウェアの要件 2.3. PIO using MCDMA Bypass Mode 2.4. Avalon-ST Packet Generate/Check 2.5. Avalon-ST Device-side Packet Loopback 2.6. Avalon-MM DMA 2.7. BAM_BAS Traffic Generator and Checker 2.8. External Descriptor Controller
2.1. デザイン例の概要 x
2.1.1. H-Tile MCDMA IP - エンドポイントに向けたデザイン例 2.1.2. P-Tile MCDMA IP - エンドポイントに向けたデザイン例 2.1.3. F-Tile MCDMA IP - エンドポイントに向けたデザイン例 2.1.4. R-Tile MCDMA IP - エンドポイントに向けたデザイン例
2.3. PIO using MCDMA Bypass Mode x
2.3.1. Avalon-ST、PIO using MCDMA Bypass Mode 2.3.2. Avalon-MM、PIO using MCDMA Bypass Mode
2.3.1. Avalon-ST、PIO using MCDMA Bypass Mode x
2.3.1.1. シングルポートAvalon-ST、PIO Using MCDMA Bypass Mode
2.3.2. Avalon-MM、PIO using MCDMA Bypass Mode x
2.3.2.1. シミュレーション結果 2.3.2.2. ハードウェア・テスト結果
2.4. Avalon-ST Packet Generate/Check x
2.4.1. シングルポートAvalon-ST、Packet Generate/Check
2.4.1. シングルポートAvalon-ST、Packet Generate/Check x
2.4.1.1. シミュレーションの波形 2.4.1.2. シミュレーションのログ 2.4.1.3. ハードウェア・テスト結果
2.5. Avalon-ST Device-side Packet Loopback x
2.5.1. シミュレーション結果 2.5.2. ハードウェア・テスト結果
2.6. Avalon-MM DMA x
2.6.1. シミュレーション結果 2.6.2. ハードウェア・テスト結果
2.7. BAM_BAS Traffic Generator and Checker x
2.7.1. BAM_BASトラフィック・ジェネレーター/チェッカー・デザイン例のレジスターマップ
2.8. External Descriptor Controller x
2.8.1. レジスター 2.8.2. ハードウェア・テスト結果
2.8.1. レジスター x
2.8.1.1. GCSRレジスター (ベースアドレス64’h00000) 2.8.1.2. QCSRレジスター (ベースアドレス64’h10000)
3. デザイン例のクイック・スタート・ガイド x
3.1. デザイン例のディレクトリー構造 3.2. インテル® Quartus® Primeを使用してのデザイン例の生成 3.3. デザイン例のシミュレーション 3.4. インテル® Quartus® Primeでのデザイン例のコンパイル 3.5. ハードウェア・セットアップでのデザイン例のアプリケーションの実行
3.2. インテル® Quartus® Primeを使用してのデザイン例の生成 x
3.2.1. 手順
3.3. デザイン例のシミュレーション x
3.3.1. テストベンチの概要 3.3.2. サポートされるシミュレーター 3.3.3. Avalon-ST Packet Generate/Checkデザイン例でのDMAテストのテストベンチ・フロー例 3.3.4. シミュレーション・スクリプトの実行 3.3.5. シミュレーションの実行手順 3.3.6. 結果の表示
3.3.5. シミュレーションの実行手順 x
3.3.5.1. シミュレーションの実行手順: QuestaSim* / Questa* Intel® FPGA Edition 3.3.5.2. シミュレーションの実行手順: VCS* / VCS* MX 3.3.5.3. シミュレーションの実行手順: Xcelium*
3.5. ハードウェア・セットアップでのデザイン例のアプリケーションの実行 x
3.5.1. FPGAのプログラミング 3.5.2. クイック・スタート・ガイド
3.5.2. クイック・スタート・ガイド x
3.5.2.1. ソフトウェア・テストのセットアップ 3.5.2.2. ドライバーのサポート 3.5.2.3. MCDMAカスタムドライバー 3.5.2.4. MCDMA DPDKポーリングモード・ドライバー 3.5.2.5. MCDMAカーネルモード・ネットワーク・デバイス・ドライバー
3.5.2.3. MCDMAカスタムドライバー x
3.5.2.3.1. 前提条件 3.5.2.3.2. ソフトウェアのセットアップ 3.5.2.3.3. リファレンス・アプリケーション例の実行 3.5.2.3.4. 256チャネルを超えるビットストリーム・コンフィグレーションのテスト (MCDMAカスタムドライバーの場合) 3.5.2.3.5. 外部記述子モードの検証
3.5.2.3.1. 前提条件 x
3.5.2.3.1.1. BIOSからのコンフィグレーション変更 3.5.2.3.1.2. 外部パッケージ 3.5.2.3.1.3. ブート・パラメーターの設定
3.5.2.3.2. ソフトウェアのセットアップ x
3.5.2.3.2.1. Linuxカーネルドライバーのインストール 3.5.2.3.2.2. ユーザースペース・ライブラリーの構築とインストール 3.5.2.3.2.3. VFの有効化とQEMUを使用してのゲストVMの作成 3.5.2.3.2.4. ホストとQEMU間の通信の確立
3.5.2.3.3. リファレンス・アプリケーション例の実行 x
3.5.2.3.3.1. メタデータのテスト 3.5.2.3.3.2. カスタムPIOの読み出し/書き込みテスト 3.5.2.3.3.3. BAMのテスト 3.5.2.3.3.4. BASのテスト 3.5.2.3.3.5. パケット生成のテスト
3.5.2.4. MCDMA DPDKポーリングモード・ドライバー x
3.5.2.4.1. 前提条件 3.5.2.4.2. PMDのインストールとテスト・アプリケーション (CentOS) 3.5.2.4.3. PMDのインストールとテスト・アプリケーション (Ubuntu) 3.5.2.4.4. VM環境の作成 3.5.2.4.5. リファレンス・アプリケーション例の実行
3.5.2.4.1. 前提条件 x
3.5.2.4.1.1. ブート・パラメーターの設定 3.5.2.4.1.2. BIOSからのコンフィグレーション変更 3.5.2.4.1.3. Testpmdのインストールと構築
3.5.2.4.4. VM環境の作成 x
3.5.2.4.4.1. VFの有効化 3.5.2.4.4.2. QEMUを使用してのゲストVMの作成 3.5.2.4.4.3. ホストとVM間の通信の確立
3.5.2.4.5. リファレンス・アプリケーション例の実行 x
3.5.2.4.5.1. チャネルID VF PF検証 3.5.2.4.5.2. AVMMデザインでの検証例 3.5.2.4.5.3. 256チャネルを超えるビットストリーム・コンフィグレーションのテスト (DPDKポーリングモード・ドライバーの場合) 3.5.2.4.5.4. BAMのテスト 3.5.2.4.5.5. BASのテスト
3.5.2.5. MCDMAカーネルモード・ネットワーク・デバイス・ドライバー x
3.5.2.5.1. Netdevドライバーの構築とインストール 3.5.2.5.2. SRIOVがサポートされている場合のVFの有効化 3.5.2.5.3. デバイスでサポートされるチャネル数のコンフィグレーション 3.5.2.5.4. MTU値のコンフィグレーション 3.5.2.5.5. デバイス通信のコンフィグレーション 3.5.2.5.6. 送信キュー選択メカニズムのコンフィグレーション 3.5.2.5.7. 名前空間環境を使用してのテスト手順 3.5.2.5.8. PIOのテスト
3.5.2.5.6. 送信キュー選択メカニズムのコンフィグレーション x
3.5.2.5.6.1. MCDMAキューの選択 3.5.2.5.6.2. 送信パケット・ステアリング (XPS) 3.5.2.5.6.3. デフォルト
1. はじめに
2. デザイン例に関する詳細
3. デザイン例のクイック・スタート・ガイド
4. Multi Channel DMA Intel FPGA IP for PCI Expressデザイン例のユーザーガイド・アーカイブ
5. Multi Channel DMA Intel FPGA IP for PCI Expressデザイン例のユーザーガイド改訂履歴

3.3.2. サポートされるシミュレーター

次の表に、MCDMAデザイン例でサポートされるシミュレーターを示します。
注: ルートポート・モードのMCDMA IPのシミュレーションは、VCSシミュレーターでのみサポートされます。
注: 2x8ハードIPモードの場合、デザイン例のシミュレーションはPCIe0でのみサポートされます。
注: MCDMA Rタイル、バイパスモードを使用するPIOのデザイン例のシミュレーションは、x16およびx8トポロジーでサポートされます。残りのRタイルのデザイン例のシミュレーションはサポートされていません。この機能は、 インテル® Quartus® Prime開発ソフトウェアの今後のリリースでサポートされる可能性があります。
注: x4 (1x4、2x4、または4x4) ハードIPモードの場合、デザイン例のシミュレーションはサポートされていません。
表 34.  HタイルMCDMA IPでサポートされるシミュレーター
タイル デザイン例 ユーザーモード VCS VCS MX Xcelium QuestaSim* Questa* Intel® FPGA Edition Aldec Riviera Pro
Hタイル PIO using Bypass mode

Multi channel DMA

Bursting Master

BAM+BAS

BAM+MCDMA

BAM+BAS+MCDMA

 はい はい はい はい いいえ いいえ
AVMM DMA

Multi channel DMA

BAM+MCDMA

BAM+BAS+MCDMA

 はい はい はい はい いいえ いいえ
Device-side Packet Loopback

BAM + MCDMA

Multi channel DMA

BAM+BAS+MCDMA

 はい はい はい はい いいえ いいえ
Packet Generate/Check

BAM + MCDMA

Multi channel DMA

BAM+BAS+MCDMA

 はい はい はい はい いいえ いいえ
Traffic Generator/Checker

BAM+BAS

 はい はい はい はい いいえ いいえ
注: SR-IOVシミュレーションのサポートは、1つの物理機能とそのVFに対してのみ提供されます。
注: SR-IOVは、BAM+BAS+MCDMAモードのシミュレーションではサポートされません。
表 35.  PタイルMCDMA IPでサポートされるシミュレーター
タイル デザイン例 ユーザーモード VCS VCS MX Xcelium QuestaSim* Questa* Intel® FPGA Edition Aldec Riviera Pro
Pタイル PIO using Bypass mode

Multi channel DMA

Bursting Master

BAM+BAS

BAM+MCDMA

Data Mover Only

BAM+BAS+MCDMA

 はい はい いいえ はい はい いいえ
AVMM DMA

Multi channel DMA

BAM+MCDMA

BAM+BAS+MCDMA

 はい はい いいえ いいえ いいえ いいえ
Device-side Packet Loopback

BAM + MCDMA

Multi channel DMA

BAM+BAS+MCDMA

 はい はい いいえ いいえ いいえ いいえ
Packet Generate/Check

BAM + MCDMA

Multi channel DMA

BAM+BAS+MCDMA

 はい はい いいえ いいえ いいえ いいえ
Traffic Generator/Checker BAM+BAS はい はい いいえ いいえ いいえ いいえ
External Descriptor Controller Data Mover Only はい はい いいえ いいえ いいえ いいえ
注: SR-IOVはシミュレーションでサポートされません。
表 36.  FタイルMCDMA IPでサポートされるシミュレーター
タイル デザイン例 ユーザーモード VCS VCS MX Xcelium QuestaSim* Questa* Intel® FPGA Edition Aldec Riviera Pro
Fタイル PIO using Bypass mode

Multi channel DMA

Bursting Master

BAM+BAS

BAM+MCDMA

Data Mover Only

BAM+BAS+MCDMA

 はい はい はい はい はい いいえ
AVMM DMA

Multi channel DMA

BAM+MCDMA

BAM+BAS+MCDMA

 はい はい はい はい いいえ いいえ
Device-side Packet Loopback

BAM + MCDMA

Multi channel DMA

BAM+BAS+MCDMA

 はい はい はい はい いいえ いいえ
Packet Generate/Check

BAM + MCDMA

Multi channel DMA

BAM+BAS+MCDMA

 はい はい はい はい いいえ いいえ
Traffic Generator/Checker BAM_BAS はい はい はい はい いいえ いいえ
External Descriptor Controller Data Mover Only はい はい はい はい いいえ いいえ
注: SR-IOVはシミュレーションでサポートされません。
注: MCDMA Fタイル1x4のデザイン例は、シミュレーションをサポートしません。
表 37.  RタイルMCDMA IPでサポートされるシミュレーター
タイル デザイン例 ユーザーモード VCS VCS MX Xcelium QuestaSim* Questa* Intel® FPGA Edition Aldec Riviera Pro
Rタイル PIO using Bypass mode

Multi channel DMA

Bursting Master

BAM+BAS

BAM+MCDMA

BAM + BAS + MCDMA

Data Mover Only

 はい はい はい はい はい いいえ
AVMM DMA

Multi channel DMA

BAM+MCDMA

BAM + BAS + MCDMA

 いいえ いいえ いいえ いいえ いいえ いいえ
Device-side Packet Loopback

BAM + MCDMA

BAM + BAS + MCDMA

Multi channel DMA

 いいえ いいえ いいえ いいえ いいえ いいえ
Packet Generate/Check

BAM + MCDMA

BAM + BAS + MCDMA

Multi channel DMA

 いいえ いいえ いいえ いいえ いいえ いいえ
Traffic Generator/Checker BAM+BAS いいえ いいえ いいえ いいえ いいえ いいえ
External Descriptor Controller Data Mover Only いいえ いいえ いいえ いいえ いいえ いいえ
注: SR-IOVはシミュレーションでサポートされません。
注: MCDMA Rタイル4x4、バイパスモードを使用するPIOのデザイン例は、シミュレーションをサポートしません。
レベル 2 の表題