Multi Channel DMA Intel® FPGA IP for PCI Express* デザイン例のユーザーガイド

ID 683517
日付 10/06/2023
Public
ドキュメント目次

3.3.5.2. シミュレーションの実行手順: VCS* / VCS* MX

シミュレーション・ディレクトリー

<example_design> /pcie_ed_tb/ pcie_ed _tb/sim/synopsys/vcs

<example_design>/pcie_ed_tb/pcie_ed _tb/sim/synopsys/vcsmx

手順

注: 次の各シミュレーション・コマンドは、単一行のコマンドです。
  1. H/F/P/RタイルVCS
    sh vcs_setup.sh USER_DEFINED_COMPILE_OPTIONS="" USER_DEFINED_ELAB_OPTIONS="-xlrm\ uniq_prior_final\ +vcs+vcdpluson\ -debug_all" USER_DEFINED_SIM_OPTIONS="" | tee simulation.log
  2. H/F/P/RタイルVCS MX
    sh vcsmx_setup.sh USER_DEFINED_COMPILE_OPTIONS="" USER_DEFINED_ELAB_OPTIONS="- xlrm\ uniq_prior_final\ +vcs+vcdpluson\ -debug_all" USER_DEFINED_SIM_OPTIONS="" | tee simulation.log