Multi Channel DMA Intel® FPGA IP for PCI Express* デザイン例のユーザーガイド

ダウンロード PDF
ID 683517
日付 10/06/2023
Public
ドキュメント目次
ドキュメント目次 x
1. はじめに 2. デザイン例に関する詳細 3. デザイン例のクイック・スタート・ガイド 4. Multi Channel DMA Intel FPGA IP for PCI Expressデザイン例のユーザーガイド・アーカイブ 5. Multi Channel DMA Intel FPGA IP for PCI Expressデザイン例のユーザーガイド改訂履歴
1. はじめに x
1.1. 用語と頭字語 1.2. MCDMA IPのモード
2. デザイン例に関する詳細 x
2.1. デザイン例の概要 2.2. ハードウェアおよびソフトウェアの要件 2.3. PIO using MCDMA Bypass Mode 2.4. Avalon-ST Packet Generate/Check 2.5. Avalon-ST Device-side Packet Loopback 2.6. Avalon-MM DMA 2.7. BAM_BAS Traffic Generator and Checker 2.8. External Descriptor Controller
2.1. デザイン例の概要 x
2.1.1. H-Tile MCDMA IP - エンドポイントに向けたデザイン例 2.1.2. P-Tile MCDMA IP - エンドポイントに向けたデザイン例 2.1.3. F-Tile MCDMA IP - エンドポイントに向けたデザイン例 2.1.4. R-Tile MCDMA IP - エンドポイントに向けたデザイン例
2.3. PIO using MCDMA Bypass Mode x
2.3.1. Avalon-ST、PIO using MCDMA Bypass Mode 2.3.2. Avalon-MM、PIO using MCDMA Bypass Mode
2.3.1. Avalon-ST、PIO using MCDMA Bypass Mode x
2.3.1.1. シングルポートAvalon-ST、PIO Using MCDMA Bypass Mode
2.3.2. Avalon-MM、PIO using MCDMA Bypass Mode x
2.3.2.1. シミュレーション結果 2.3.2.2. ハードウェア・テスト結果
2.4. Avalon-ST Packet Generate/Check x
2.4.1. シングルポートAvalon-ST、Packet Generate/Check
2.4.1. シングルポートAvalon-ST、Packet Generate/Check x
2.4.1.1. シミュレーションの波形 2.4.1.2. シミュレーションのログ 2.4.1.3. ハードウェア・テスト結果
2.5. Avalon-ST Device-side Packet Loopback x
2.5.1. シミュレーション結果 2.5.2. ハードウェア・テスト結果
2.6. Avalon-MM DMA x
2.6.1. シミュレーション結果 2.6.2. ハードウェア・テスト結果
2.7. BAM_BAS Traffic Generator and Checker x
2.7.1. BAM_BASトラフィック・ジェネレーター/チェッカー・デザイン例のレジスターマップ
2.8. External Descriptor Controller x
2.8.1. レジスター 2.8.2. ハードウェア・テスト結果
2.8.1. レジスター x
2.8.1.1. GCSRレジスター (ベースアドレス64’h00000) 2.8.1.2. QCSRレジスター (ベースアドレス64’h10000)
3. デザイン例のクイック・スタート・ガイド x
3.1. デザイン例のディレクトリー構造 3.2. インテル® Quartus® Primeを使用してのデザイン例の生成 3.3. デザイン例のシミュレーション 3.4. インテル® Quartus® Primeでのデザイン例のコンパイル 3.5. ハードウェア・セットアップでのデザイン例のアプリケーションの実行
3.2. インテル® Quartus® Primeを使用してのデザイン例の生成 x
3.2.1. 手順
3.3. デザイン例のシミュレーション x
3.3.1. テストベンチの概要 3.3.2. サポートされるシミュレーター 3.3.3. Avalon-ST Packet Generate/Checkデザイン例でのDMAテストのテストベンチ・フロー例 3.3.4. シミュレーション・スクリプトの実行 3.3.5. シミュレーションの実行手順 3.3.6. 結果の表示
3.3.5. シミュレーションの実行手順 x
3.3.5.1. シミュレーションの実行手順: QuestaSim* / Questa* Intel® FPGA Edition 3.3.5.2. シミュレーションの実行手順: VCS* / VCS* MX 3.3.5.3. シミュレーションの実行手順: Xcelium*
3.5. ハードウェア・セットアップでのデザイン例のアプリケーションの実行 x
3.5.1. FPGAのプログラミング 3.5.2. クイック・スタート・ガイド
3.5.2. クイック・スタート・ガイド x
3.5.2.1. ソフトウェア・テストのセットアップ 3.5.2.2. ドライバーのサポート 3.5.2.3. MCDMAカスタムドライバー 3.5.2.4. MCDMA DPDKポーリングモード・ドライバー 3.5.2.5. MCDMAカーネルモード・ネットワーク・デバイス・ドライバー
3.5.2.3. MCDMAカスタムドライバー x
3.5.2.3.1. 前提条件 3.5.2.3.2. ソフトウェアのセットアップ 3.5.2.3.3. リファレンス・アプリケーション例の実行 3.5.2.3.4. 256チャネルを超えるビットストリーム・コンフィグレーションのテスト (MCDMAカスタムドライバーの場合) 3.5.2.3.5. 外部記述子モードの検証
3.5.2.3.1. 前提条件 x
3.5.2.3.1.1. BIOSからのコンフィグレーション変更 3.5.2.3.1.2. 外部パッケージ 3.5.2.3.1.3. ブート・パラメーターの設定
3.5.2.3.2. ソフトウェアのセットアップ x
3.5.2.3.2.1. Linuxカーネルドライバーのインストール 3.5.2.3.2.2. ユーザースペース・ライブラリーの構築とインストール 3.5.2.3.2.3. VFの有効化とQEMUを使用してのゲストVMの作成 3.5.2.3.2.4. ホストとQEMU間の通信の確立
3.5.2.3.3. リファレンス・アプリケーション例の実行 x
3.5.2.3.3.1. メタデータのテスト 3.5.2.3.3.2. カスタムPIOの読み出し/書き込みテスト 3.5.2.3.3.3. BAMのテスト 3.5.2.3.3.4. BASのテスト 3.5.2.3.3.5. パケット生成のテスト
3.5.2.4. MCDMA DPDKポーリングモード・ドライバー x
3.5.2.4.1. 前提条件 3.5.2.4.2. PMDのインストールとテスト・アプリケーション (CentOS) 3.5.2.4.3. PMDのインストールとテスト・アプリケーション (Ubuntu) 3.5.2.4.4. VM環境の作成 3.5.2.4.5. リファレンス・アプリケーション例の実行
3.5.2.4.1. 前提条件 x
3.5.2.4.1.1. ブート・パラメーターの設定 3.5.2.4.1.2. BIOSからのコンフィグレーション変更 3.5.2.4.1.3. Testpmdのインストールと構築
3.5.2.4.4. VM環境の作成 x
3.5.2.4.4.1. VFの有効化 3.5.2.4.4.2. QEMUを使用してのゲストVMの作成 3.5.2.4.4.3. ホストとVM間の通信の確立
3.5.2.4.5. リファレンス・アプリケーション例の実行 x
3.5.2.4.5.1. チャネルID VF PF検証 3.5.2.4.5.2. AVMMデザインでの検証例 3.5.2.4.5.3. 256チャネルを超えるビットストリーム・コンフィグレーションのテスト (DPDKポーリングモード・ドライバーの場合) 3.5.2.4.5.4. BAMのテスト 3.5.2.4.5.5. BASのテスト
3.5.2.5. MCDMAカーネルモード・ネットワーク・デバイス・ドライバー x
3.5.2.5.1. Netdevドライバーの構築とインストール 3.5.2.5.2. SRIOVがサポートされている場合のVFの有効化 3.5.2.5.3. デバイスでサポートされるチャネル数のコンフィグレーション 3.5.2.5.4. MTU値のコンフィグレーション 3.5.2.5.5. デバイス通信のコンフィグレーション 3.5.2.5.6. 送信キュー選択メカニズムのコンフィグレーション 3.5.2.5.7. 名前空間環境を使用してのテスト手順 3.5.2.5.8. PIOのテスト
3.5.2.5.6. 送信キュー選択メカニズムのコンフィグレーション x
3.5.2.5.6.1. MCDMAキューの選択 3.5.2.5.6.2. 送信パケット・ステアリング (XPS) 3.5.2.5.6.3. デフォルト
1. はじめに
2. デザイン例に関する詳細
3. デザイン例のクイック・スタート・ガイド
4. Multi Channel DMA Intel FPGA IP for PCI Expressデザイン例のユーザーガイド・アーカイブ
5. Multi Channel DMA Intel FPGA IP for PCI Expressデザイン例のユーザーガイド改訂履歴

3.5.2.3.3. リファレンス・アプリケーション例の実行

  1. リファレンス・アプリケーションを構築します。
    $ cd software/user/cli/perfq_app/
$ make clean && make all
$ ./perfq_app -h
  2. このコマンドは、次の図に示すように、アプリケーションで利用可能なオプションを表示します。

    詳細は、software/user/cli/perfq_app ディレクトリーにあるREADMEファイルを参照してください。

  3. PIOテストを実行し、設定が正しいかを確認します。成功すると、アプリケーションは次の図のように「合格」ステータスを表示します。

    ここでは、システムの正しいBDFとともに -b オプションが提供されます。

  4. IPリセットを行います。

    このステップでは、IPリセットを実行します。このステップは、それぞれの実行前に行うことができます。

    devmemユーティリティーを構築します。 
    $ cd software/user/cli/devmem
$ make clean all
$ ./devmem 0000:01:00.0 0 0x00200120 0x1

  5. チャネルID VF PF検証の場合、チャネルID、VF、およびPF情報がAVSTデータパターンに挿入されます。適切なチャネルとVFでdmaをテストするには、次のようにテストします。

    AVST LBの場合: software/user/common/mk/common.mk ファイルで、CID _PAT を有効にします。

    例えば、次のとおりです。 
    __cflags += -DCID_PAT

    データ検証モードがサポートされます。パフォーマンス・モードは無効になっています。

    __cflags += -DPERFQ_LOAD_DATA \ 
__cflags += -UPERFQ_PERF

    サポートされる方向: 該当する双方向 (-i) のみ

    AVST PKT GENの場合: 次のコンフィグレーションを software/user/common/mk/common.mk で行います。

    CID_PAT と IFC_PROG_DATA_EN を有効にします。 

    __cflags += -DCID_PAT
__cflags += -DIFC_PROG_DATA_EN
DIFC_PROG_DATA_EN

    検証モードでは、DPERFQ_LOAD_DATA フラグを有効にし、PERFQ_PERF フラグを無効にします。 

    __cflags += 
-DPERFQ_LOAD_DATA
 __cflags += -UPERFQ_PERF

    サポートされる方向: 双方向 (-Z)、Tx (-t)、およびRx (-r)

  6. 次のコンフィグレーションでループバック・デザインをテストする場合の例
    コマンド 
    $ ./perfq_app -b 0000:01:00.0 -p 32768 -l 5 -i -c 2 -d 2 -a 4

    コンフィグレーション

    1. bdf (-b 0000:01:00.0)
    2. 2チャネル (-c 2)
    3. ループバック (-i)
    4. 各記述子のペイロード長は32,768バイト (-p 32768)
    5. 時間制限 (-l 5)
    6. デバッグログは有効 (-d 2)
    7. 各キューに1つのスレッド (-a 4)
    注: このハードウェア・テストは、 インテル® Stratix® 10 GX HタイルPCIe Gen3 x16のコンフィグレーションで実行しています。
    注: このハードウェア・テストは、 Intel Agilex® 7 PタイルPCIe Gen4x16のコンフィグレーションで実行しています。
    図 31. カスタムAVST DMA Gen4 x16: Pタイル・ハードウェア・テストの結果
    注: Rx/Txテストの場合
    1. AVMMでは、-i ではなく -u を使用します。
    2. -i は、AVSTループバックの場合に使用します。
    3. -z は、AVST PKTの場合に使用します。
  7. AVMM DMA での検証例
    user/common/include/ifc_libmqdma.h ファイルで次のマイクロを変更します。 
    #define PCIe_SLOT 0 /* 0 - x16, 1 - x8 */
    コマンド 
    $ ./perfq_app -b 0000:01:00.0 -p 32768 -l 5 -u -c 2 -d 2 -a 4

    コンフィグレーション

    1. bdf (-b 0000:01:00.0)
    2. 2チャネル (-c 2)
    3. 双方向DMA転送 (-u)
    4. 各記述子のペイロード長は32768バイト (-p 32768)
    5. 時間制限は5に設定 (-l 5)
    6. デバッグログは有効 (-d 2)
    7. 各キューに1つのスレッド (-a 4)
    注: データの有効性をテストするには、H2Dの動作を行い、その後D2Hの動作を行う必要があります。
    図 32. カスタムAVMM DMA Gen4 x16: Pタイル・ハードウェア・テストの結果
注: MSIXの場合は次のコマンドを実行します。 
$ulimit -n 8192
-vオプションを使用してデータの検証を有効にするには、user/common/mk/common.mk でソフトウェア・フラグを次のように設定します。 
cflags += -UPERFQ_PERF
cflags += -DPERFQ_LOAD_DATA

セクションの内容
メタデータのテスト
カスタムPIOの読み出し/書き込みテスト
BAMのテスト
BASのテスト
パケット生成のテスト

レベル 2 の表題