Multi Channel DMA Intel® FPGA IP for PCI Express* デザイン例のユーザーガイド

ID 683517
日付 10/06/2023
Public
ドキュメント目次

3.5.2.4.5. リファレンス・アプリケーション例の実行

  1. リファレンス・アプリケーションが構築されたら、それを実行します。

    $ ./build/mcdma-test -- -h

  2. 次の図に示すように、このコマンドはアプリケーションで利用可能なオプションを表示します。
  3. PIOテストを実行し、設定が正しいかを確認します。成功すると、アプリケーションは「合格」ステータスを表示します。

    [root@BAPVENC011T perfq]# ./build/mcdma-test -- -b 0000:01:00.0 -o

    ここでは、システムの正しいBDFとともに -b オプションが提供されます。

  4. DPDKドライバーを Avalon-ST Packet Generate/Checkのデザイン例とともに使用して、パケット・ジェネレーターおよびチェッカーのデザインをテストすることができます。

    次の図は、テスト戦略を示しています。

    examples/mcdma-test/perfq/perfq_app.h におけるコンフィグレーション

    静的チャネルマッピングの場合は、次のパラメーターを変更します。
    • /* PF count starts from 1 */
    #define IFC_QDMA_CUR_PF <pf number>
    • /* VF count starts from 1. Zero implies PF was used instead of VF */
    #define IFC_QDMA_CUR_VF <vf number>
    • /* Number of PFs */
    #define IFC_QDMA_PFS <number of PFs>
    /* Channels available per PF */
    #define IFC_QDMA_PER_PF_CHNLS <number of channels per PF>
    • /* Channels available per VF */
    #define IFC_QDMA_PER_VF_CHNLS <number of channels per VF>
    • /* Number of VFs per PF */
    #define IFC_QDMA_PER_PF_VFS <number of VFs per PF>

    perfq_appコマンドラインのパラメーター

    コマンド
    $ ./build/mcdma-test -m 8192 --file-prefix=pf0 --\
     -b 0000:01:00.0 -p 32768 -d 2 -c 1 -a 2 -l 5 -z -n
    コンフィグレーション
    1. 1チャネル (-c 1)
    2. 双方向パケット・ジェネレーター (-z)
    3. 各記述子のペイロード長は32,768バイト (-p 32768)
    4. データを5秒ごとに転送 (-l 5)
    5. プログレスログを毎秒ダンプ (-d 2)
    6. EDのチャネル数をコンフィグレーション (-n)
    7. DMAの目的に使用されるスレッド数 (-a 2)
    注意: このハードウェア・テストは、 インテル® Stratix® 10 GX HタイルPCIe Gen3 x16のコンフィグレーションで実行しています。
    図 37. DPDK Avalon-ST Packet Generate/Checkデザイン例Gen4 x16: Pタイル・ハードウェア・テスト結果
  5. DPDKドライバーを Avalon-ST Device-side Packet Loopbackのデザイン例とともに使用して、ループバックをテストすることもできます。

    次の図は、テスト戦略を示しています。

    コマンド: $ ./build/mcdma-test -m 8192 --file-prefix=pf0 -l 0-15 -- -b 0000:01:00.0 -p 32768 -d 2 -c 1 -a 2 -l 5 -i

    コンフィグレーション
    1. 1チャネル (-c 1)
    2. 双方向パケット・ジェネレーター (-i)
    3. 各記述子のペイロード長は64バイト (-p 32768)
    4. データを5秒ごとに転送 (-l 5)
    5. プログレスログを毎秒ダンプ (-d 2)
    注意: このハードウェア・テストは、 インテル® Stratix® 10 GX HタイルPCIe Gen3 x16のコンフィグレーションで実行しています。
    図 38. DPDK Avalon-ST Device-side Packet Loopbackデザイン例Gen4 x16: Pタイル・ハードウェア・テスト結果