Multi Channel DMA Intel® FPGA IP for PCI Express* デザイン例のユーザーガイド

ID 683517
日付 10/06/2023
Public
ドキュメント目次

2.1.1. H-Tile MCDMA IP - エンドポイントに向けたデザイン例

表 3.  H-Tile MCDMA IP - エンドポイントに向けたデザイン例
デザイン例 MCDMAの設定 ドライバーのサポート
ユーザーモード インターフェイス・タイプ
AVMM DMA

Multi-Channel DMA

BAM + MCDMA

BAM + BAS + MCDMA

AVMM

カスタム

DPDK

Device-side Packet Loopback

Multi-Channel DMA

BAM + MCDMA

BAM + BAS + MCDMA

AVST 1 Port

カスタム

DPDK

Netdev

Packet Generate/Check

Multi-Channel DMA

BAM + MCDMA

BAM + BAS + MCDMA

AVST 1 Port

カスタム

DPDK

PIO using MQDMA Bypass Mode

Multi-Channel DMA

BAM + MCDMA

BAM + BAS + MCDMA

AVMM

AVST 1 Port

カスタム

DPDK

Bursting Master 該当なし

カスタム

DPDK

BAM + BAS 該当なし

カスタム

DPDK

Traffic Generator/Checker BAM + BAS 該当なし

カスタム

DPDK

注:
  1. MCDMA H-Tileのデザイン例では、1つのPFとそのVFのみのSR-IOVで、これらのコンフィグレーションでのシミュレーションをサポートします。
  2. Netdevドライバーは、4つのPFとPFごとに1つのチャネルをサポートします。

サポートされるシミュレーターに関しては、サポートされるシミュレーター を参照してください。