1.4. インテル® Agilex™ FPGAおよびSoCにおける技術革新
インテル® Agilex™ FPGAとSoCでは、前世代の高性能 インテル® Stratix® 10 FPGAと比較して大幅な改善が多数実現できます。
| 機能 | インテル® Stratix® 10 FPGA | インテル® Agilex™ FPGA |
|---|---|---|
| プロセス・テクノロジー |
14 nm インテル Tri-Gate (FinFET) |
10 nm インテル FinFET |
| ハード・プロセッサー・コア |
クアッドコア64ビット Arm* Cortex* -A53 (SoCのみ) |
クアッドコア64ビットARM Cortex-A53 (SoCのみ) |
| FPGAコア・アーキテクチャー |
インターコネクトにHyper-Registerを含む インテル® Hyperflex™ コア・アーキテクチャー |
インターコネクトにHyper-Registerを含む第2世代HyperFlex コア・アーキテクチャー |
| FPGAコア・パフォーマンス |
1.0x |
1.4x |
| 消費電力 |
1.0x |
0.6x |
| 最大ロジック集積度 |
2,800 KLE |
3,000 KLE以上 |
| エンベデッド・メモリー |
229 Mbit |
300 Mビット以上 |
| 19x18乗算器 |
11,520 |
17,000以上 |
| 9x9乗算器 | 11,520 | 34,000以上 |
| 浮動小数点DSP機能 |
最大10 TFLOPS、ハードIEEE 754準拠の単精度浮動小数点加算器および乗算器 |
最大40 TFLOPの半精度FP16またはBFLOAT16のサポート |
| 最大トランシーバー・データ・レート |
28.9 Gbps Lタイル 28.9 Gbps Hタイル Eタイルの28.9 Gbps NRZまたは57.8 Gbps PAM4 |
|
| ハード・メモリー・コントローラー |
DDR4 @ 1333 MHz/2666 Mbps DDR3 @ 1067 MHz/2133 Mbps |
DDR4 @ 1600 MHz / 3200 Mbps DDR5 @ 2200 MHz / 4400 Mbps HBM2e @ 2.8 Gbps |
| ハードプロトコルIP |
PCIe Gen3 x 16 (最大4インスタンス) Hタイルデバイス上SR-IOV (4物理機能/ 2k仮想機能) 10GBASE-KR/40GBASE-KR4 FEC
ネットワーキング (Eタイル)
|
PCIe (PタイルおよびFタイル)
PCIe (Rタイル)
硬化CXL IP (Rタイル) ネットワーキング (Eタイル)
ネットワーキング (Fタイル)
|
| コア・クロッキングおよびPLL |
フラクショナル・シンセシスfPLLおよび整数I/O PLLでサポートされるプログラマブル・クロック・ツリー合成 |
フラクショナル・シンセシスfPLLおよび整数I/O PLLでサポートされるプログラマブル・クロック・ツリー合成 |
| レジスターステートのリードバックとライトバック |
非破壊レジスターステートのリードバックおよびライトバックによるASICプロトタイピングおよび他のアプリケーション |
非破壊レジスターステートのリードバックおよびライトバックによるASICプロトタイピングおよび他のアプリケーション |
上記の技術革新により、次の点が改善されました。
- コアロジック性能の改善 : 第2世代 インテル® Hyperflex™ コア・アーキテクチャーと組み合わせたインテルの10nm FinFET技術により、 インテル® Agilex™ FPGAでは前世代と比較して最大40％のコア性能向上を達成
- 低電力 : インテル® Agilex™ FPGAでは前世代と比較して最大40％の低消費電力を実現 (10 nmインテル FinFET インテル® Hyperflex™ コア・アーキテクチャー、およびアーキテクチャーに組み込まれたオプションの省電力機能技術による)
- より高い集積度 : インテル® Agilex™ FPGAでは2倍以上の集積度を提供 (最大規模のデバイスで3M以上のロジックエレメント (LE) 、300 Mbit以上のエンベデッド・メモリー・ブロック、および17K以上の18×19乗算器、または34K以上の9×9乗算器)
- トランシーバー性能の向上 : ヘテロジニアス3D SiPトランシーバー・タイルに実装されたトランシーバーにより、 インテル® Agilex™ FPGAでのデータレートのサポートは、Eタイルで最大28.9 Gbps NRZまたは58 Gbps PAM4、Fタイルで32 Gbps NRZまたは58 Gbps PAM4汎用トランシーバーおよび112 Gbps PAM4高速トランシーバー
- DSP性能の向上 : インテル® Agilex™ FPGAの可変精度DSPブロックによるハード固定および浮動小数点機能 (IEEE 754単精度浮動小数点、Half Precision FP16およびBFLOAT 16のサポートを含む)
- ハードIPの追加 : インテル® Agilex™ FPGAでは前世代のデバイスよりも多くのハードIPブロックを搭載 (ハード・メモリー・コントローラーを96個の汎用I/Oの各バンクに、ハードPCIe Gen4 x 16フル・プロトコル・スタックを インテル® Agilex™ FシリーズおよびIシリーズデバイスに、PCIe Gen5 x 16フル・プロトコル・スタックおよびCompute Express Link (CXL) を インテル® Agilex™ Iシリーズデバイスに、ハード10/25/100 GE MAC、PCS、FECをEタイルに、10/25/50/100/200/400 GE MAC、PCS、FECをFタイルに搭載)
- コア・クロッキングの拡張 インテル® Agilex™ FPGAはプログラマブル・クロック・ツリー合成を特徴としています。クロックツリーは必要に応じて合成されるため、柔軟性が向上し、クロッキング・ソリューションの消費電力が減少します。
- コアPLLの追加 : インテル® Agilex™ FPGAのコア・ファブリックは整数I/O PLLでサポートされているため、前世代のFPGAと比較して使用可能なPLLの合計数が多くなります。