インテル® Agilex™ 7 FPGA & SoCデバイスの概要

ID 683458
日付 1/10/2023
Public
ドキュメント目次
1. インテル® Agilex™ 7 FPGA & SoCの概要 2. インテル® Agilex™ 7 FPGA & SoCファミリープラン 3. 第2世代 インテル® Hyperflex™ コア・アーキテクチャー 4. インテル® Agilex™ 7 FPGA & SoCにおけるアダプティブ・ロジック・モジュール 5. インテル® Agilex™ 7 FPGA & SoCにおける内部エンベデッド・メモリー 6. インテル® Agilex™ 7 FPGA & SoCにおける可変精度DSP 7. インテル® Agilex™ 7 FPGA & SoCにおけるコア・クロック・ネットワーク 8. インテル® Agilex™ 7 FPGA & SoCにおける汎用I/O 9. インテル® Agilex™ 7 FPGA & SoCにおけるI/O PLL 10. インテル® Agilex™ 7 FPGA & SoCにおける外部メモリー・インターフェイス 11. インテル® Agilex™ 7 SoCにおけるハード・プロセッサー・システム 12. インテル® Agilex™ 7 FPGA & SoCにおけるヘテロジニアス3D SiPトランシーバー 13. インテル® Agilex™ 7 FPGA & SoCにおけるヘテロジニアス3DスタックHBM2E DRAMメモリー 14. インテル® Agilex™ 7 FPGA & SoC FシリーズおよびIシリーズにおける高性能暗号ブロック 15. PCIe* を使用した インテル® Agilex™ 7 FPGA & SoC向けプロトコル経由コンフィグレーション 16. インテル® Agilex™ 7 FPGA & SoCにおけるデバイス・コンフィグレーションおよびSDM 17. インテル® Agilex™ 7 FPGA & SoCにおけるパーシャル・コンフィグレーションおよびダイナミック・コンフィグレーション 18. インテル® Agilex™ 7 FPGA & SoCにおけるデバイス・セキュリティー 19. インテル® Agilex™ 7 FPGA & SoCにおけるSEUエラー検出および訂正 20. インテル® Agilex™ 7 FPGA & SoCの消費電力管理 21. インテル® Agilex™ 7 FPGA & SoC向けの インテル® のソフトウェアおよびツール 22. インテル® Agilex™ 7 FPGA & SoCデバイスの概要の改訂履歴

1.5.3. インテル® Agilex™ MシリーズSoC FPGA

表 11.   インテル® Agilex™ MシリーズSoC FPGAファミリーの概略 (パート1)
インテル® Agilex™ Mシリーズデバイス名 ロジックエレメント (LE) アダプティブ・ロジック・モジュール (ALM) M20Kブロック M20Kメガビット MLAB数 MLABメガビット HBM2e DRAMのギガバイト 可変精度DSPブロック 18x19乗算器
AGM 032 3,245,000 1,100,000 15,932 311 55,000 33 16/32 9,375 18,750
AGM 039 3,851,520 1,305,600 18,960 370 65,280 40 16/32 12,300 24,600
表 12.   インテル® Agilex™ MシリーズSoC FPGAファミリーの概略 (パート2)
インテル® Agilex™ Mシリーズデバイス名 暗号ブロック

Rタイル

PCIeブロック

23

Compute Express Link (CXL) レーン

24

Fタイル・イーサネット 400GbE

25

Fタイル PCIe

26

Fタイル高速 116Gbps

27

Fタイル汎用 58Gbps

28

HPS

AGM 032 0 1 16 (3687Aパッケージで使用可能) 4 (3184Bパッケージで最大4つのFタイル) 4 (3184Bパッケージで最大4つのPCIeコントローラー)

8x PAM4/

8x NRZ

48x PAM4/

64x NRZ

あり
AGM 039 0 1 16 (3687Aパッケージで使用可能) 4 (3184Bパッケージで最大4つのFタイル) 4 (3184Bパッケージで最大4つのPCIeコントローラー)

8x PAM4/

8x NRZ

48x PAM4/

64x NRZ

あり
表 13.   インテル® Agilex™ MシリーズFPGAのパッケージオプションおよびI/Oピン
  • キー: GPIO (LVDS) / Fタイル32G (58G) / 高速56G (116G)
  • 例: 次の表のエントリーが720(360)/64(48)/8(8) の場合、その意味は、GPIOが720個 (そのうち360個がLVDS)、32G NRZチャネルが64個 (58G PAM4チャネルが48個)、56G NRZチャネルが8個 (116G PAM4チャネルが8個)
インテル® Agilex™ Mシリーズデバイス名 3184B 29
AGM 032 720(360)/64(48)/8(8)
AGM 039 720(360)/64(48)/8(8)
表 14.   インテル® Agilex™ MシリーズFPGAのパッケージオプションおよびI/Oピン
  • キー: GPIO(LVDS)/ Fタイル32G (58G) / 高速58G (116G) / Rタイル 32G PCIe (CXL) レーン
  • 例: 次の表のエントリーが768(384)/48(36)/8(8)/16(16) の場合、その意味は、GPIOが768個 (そのうち384個がLVDS)、32G NRZチャネルが48個 (58G PAM4チャネルが36個)、58G NRZチャネルが8個 (または116G PAM4チャネルが8個)、最大32G/レーンのPCIeが16個 (またはCXLが16レーン)
インテル® Agilex™ Mシリーズデバイス名 3687A 30
AGM 032 768(384)/48(36)/8(8)/16(16)
AGM 039 768(384)/48(36)/8(8)/16(16)
表 15.   インテル® Agilex™ MシリーズFPGAのパッケージオプションおよびI/Oピン
  • キー: GPIO (LVDS) / Fタイル32G (58G) / 高速58G (116G) / Rタイル 32G PCIe (CXL) レーン
  • 例: 次の表のエントリーが768(384)/48(36)/8(8)/16(0) の場合、その意味は、GPIOが768個 (そのうち384個がLVDS)、32G NRZチャネルが48個 (または58G PAM4チャネルが36個)、58G NRZチャネルが8個 (または116G PAM4チャネルが8個)、最大32G/レーンのPCIeが16個 (またはCXLが0レーン)
インテル® Agilex™ Mシリーズデバイス名 4700A 31 32
AGM 032 768(384)/48(36)/8(8)/16(0)
AGM 039 768(384)/48(36)/8(8)/16(0)
23 最大RタイルPCIeハードIPブロック (Gen5 x16)、または分岐可能な2x PCIe Gen4 x8 (EP) または4x Gen5 x4 (RP)
24 インテル® Xeon® スケーラブル・プロセッサー用最大CXLレーン
25 最大Fタイル10/25/40/50/100/200/400GイーサネットMAC + FECハードIPブロック
26 最大FタイルPCIeハードIPブロック (Gen4 x16) 、または分岐可能な2x PCIe Gen4 x8 (EP) または4x Gen4 x4 (RP)
27 最大Fタイル高速トランシーバー・チャネル・ブロックPAM4 (最大116Gbps): RSおよびKP FEC NRZ (最大58Gbps)
28 最大Fタイル汎用トランシーバー・チャネルPAM4 (最大58Gbps): RSおよびKP FEC NRZ (最大32Gbps)
29 (Fタイル x 4) (寸法: 56mm x 45mm、ピッチ (mm): 0.92 Hex)
30 (Fタイル x 3 + Rタイル) (寸法: 56mm x 52.5mm、ピッチ (mm): 0.92 Hex)
31 (Fタイル x 3 + Rタイル + HBM2e) (寸法: 56mm x 66mm、ピッチ (mm): 0.92 Hex)
32 4700Aパッケージのデバイスは、16GBまたは32GBのパッケージ内のHBM2eメモリーで使用可能