1. インテル® Agilex™ 7 FPGA & SoCの概要
2. インテル® Agilex™ 7 FPGA & SoCファミリープラン
3. 第2世代 インテル® Hyperflex™ コア・アーキテクチャー
4. インテル® Agilex™ 7 FPGA & SoCにおけるアダプティブ・ロジック・モジュール
5. インテル® Agilex™ 7 FPGA & SoCにおける内部エンベデッド・メモリー
6. インテル® Agilex™ 7 FPGA & SoCにおける可変精度DSP
7. インテル® Agilex™ 7 FPGA & SoCにおけるコア・クロック・ネットワーク
8. インテル® Agilex™ 7 FPGA & SoCにおける汎用I/O
9. インテル® Agilex™ 7 FPGA & SoCにおけるI/O PLL
10. インテル® Agilex™ 7 FPGA & SoCにおける外部メモリー・インターフェイス
11. インテル® Agilex™ 7 SoCにおけるハード・プロセッサー・システム
12. インテル® Agilex™ 7 FPGA & SoCにおけるヘテロジニアス3D SiPトランシーバー
13. インテル® Agilex™ 7 FPGA & SoCにおけるヘテロジニアス3DスタックHBM2E DRAMメモリー
14. インテル® Agilex™ 7 FPGA & SoC FシリーズおよびIシリーズにおける高性能暗号ブロック
15. PCIe* を使用した インテル® Agilex™ 7 FPGA & SoC向けプロトコル経由コンフィグレーション
16. インテル® Agilex™ 7 FPGA & SoCにおけるデバイス・コンフィグレーションおよびSDM
17. インテル® Agilex™ 7 FPGA & SoCにおけるパーシャル・コンフィグレーションおよびダイナミック・コンフィグレーション
18. インテル® Agilex™ 7 FPGA & SoCにおけるデバイス・セキュリティー
19. インテル® Agilex™ 7 FPGA & SoCにおけるSEUエラー検出および訂正
20. インテル® Agilex™ 7 FPGA & SoCの消費電力管理
21. インテル® Agilex™ 7 FPGA & SoC向けの インテル® のソフトウェアおよびツール
22. インテル® Agilex™ 7 FPGA & SoCデバイスの概要の改訂履歴
1.13. 内部エンベデッド・メモリー
インテル® Agilex™ デバイスに含まれているエンベデッド・メモリー・ブロックは、次の3種類です。
- MLAB (640ビット)
- M20K (20キロビット)
- eSRAM (18メガビット、 インテル® Agilex™ Mシリーズデバイスでは使用不可)
M20KおよびMLABブロックは、以前のインテルのデバイスファミリーから引き継がれ、よく使われるブロックサイズです。MLABブロックは、幅広で浅いメモリーに最適です。一方、M20Kブロックの目的は、より大きなメモリー・コンフィグレーションをサポートし、ハードECCを含めることです。M20KとMLABの両方の内蔵エンベデッド・メモリー・ブロックのコンフィグレーションは、シングルポートまたはデュアルポートのRAM、FIFO、ROM、またはシフトレジスターとして実行できます。
さらに、一部の インテル® Agilex™ デバイス (詳細は製品一覧表を参照) には、18メガビット (Mb) のeSRAMブロックも含まれており、ステッチングをサポートします。こうしたブロックは、サイズが大きく、高速パス、低遅延、高帯域幅のオンチップ・メモリー・ブロックです。また、ECCが含まれています。
このメモリーブロックは柔軟性が高く、多数のメモリー・コンフィグレーションをサポートしています。次の表を参照してください。
| MLAB (640ビット) | M20K (20キロビット) | eSRAM (18メガビット) |
|---|---|---|
| 64×10 (エミュレーションによるサポート) 32 x 20 |
2K x 10 (または x8) 1K x 20 (または x16) 512 x 40 (または x32) |
8チャネルの2.25Mb (18Mb) (各チャネルには72 x 1Kメモリーが32バンク含まれます) |