インテル® FPGA Power and Thermal Calculator ユーザーガイド

ダウンロード PDF
ID 683445
日付 3/31/2023
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

ドキュメント目次
ドキュメント目次 x
1. インテル® FPGA Power and Thermal Calculator の概要 2. インテル® FPGA Power and Thermal Calculator での消費電力の見積もり 3. インテル® FPGA Power and Thermal Calculator のグラフィカル・ユーザー・インターフェイス 4. インテル® FPGA Power and Thermal Calculator のページ 5. インテル® FPGA PTC の精度に影響する要素 6. インテル® FPGA Power and Thermal Calculator ユーザーガイドのアーカイブ 7. インテル® FPGA Power and Thermal Calculator ユーザーガイド改訂履歴 A. 静的消費電力の測定
1. インテル® FPGA Power and Thermal Calculator の概要 x
1.1. インテル FPGA Power and Thermal Calculator の入手方法 1.2. インテル® FPGA PTC 電力モデルのステータス 1.3. このドキュメントで使用されている消費電力に関する用語の定義
2. インテル® FPGA Power and Thermal Calculator での消費電力の見積もり x
2.1. FPGA の設計開始前における消費電力の見積もり 2.2. FPGA デザイン作成中の消費電力の見積もり 2.3. FPGA デザイン完成後の消費電力の見積もり 2.4. インテル® FPGA Power and Thermal Calculator でのデザイン階層の使用 2.5. デュアルコア・デバイスに向けた消費電力の見積もり
2.2. FPGA デザイン作成中の消費電力の見積もり x
2.2.1. インテル® Quartus® Prime Power Analyzer で生成された .qptc ファイルをインポートする場合
2.4. インテル® FPGA Power and Thermal Calculator でのデザイン階層の使用 x
2.4.1. インテル® FPGA PTC への階層情報の入力 2.4.2. インテル® FPGA PTC における階層のエクスポート、インポート、複製、名前変更、および削除
3. インテル® FPGA Power and Thermal Calculator のグラフィカル・ユーザー・インターフェイス x
3.1. インテル® FPGA PTC の Select Family ダイアログボックス 3.2. インテル® FPGA PTC の主な GUI コンポーネント 3.3. データ入力ページからの行の削除 3.4. インテル® FPGA PTC - IP Wizard
3.2. インテル® FPGA PTC の主な GUI コンポーネント x
3.2.1. インテル® FPGA PTC のデータ入力ページ 3.2.2. インテル® FPGA PTC の Hierarchy Manager 3.2.3. インテル® FPGA PTC のフィールドタイプ 3.2.4. インテル® FPGA PTC のデータ入力エラーメッセージ
3.2.3. インテル® FPGA PTC のフィールドタイプ x
3.2.3.1. インテル® FPGA PTC の入力フィールドの依存関係
4. インテル® FPGA Power and Thermal Calculator のページ x
4.1. インテル® FPGA PTC - Power Summary/Navigation 4.2. インテル® FPGA PTC - 共通のページ要素 4.3. インテル® FPGA PTC - Main ページ 4.4. インテル® FPGA PTC - Logic ページ 4.5. インテル® FPGA PTC - RAM ページ 4.6. インテル® FPGA PTC - DSP ページ 4.7. インテル® FPGA PTC - Clock ページ 4.8. インテル® FPGA PTC - PLL ページ 4.9. インテル® FPGA PTC - I/O ページ 4.10. インテル® FPGA PTC - Transceiver ページ 4.11. インテル® FPGA PTC - HPS ページ 4.12. インテル® FPGA PTC - Crypto ページ 4.13. インテル FPGA PTC - NOC ページ 4.14. インテル® FPGA PTC - HBM ページ 4.15. インテル® FPGA PTC - Thermal ページ 4.16. インテル® FPGA PTC - Report ページ
4.3. インテル® FPGA PTC - Main ページ x
4.3.1. インテル® FPGA PTC - Device Selection ウィンドウと Thermal Analysis ウィンドウ
4.10. インテル® FPGA PTC - Transceiver ページ x
4.10.1. インテル Power and Thermal Calculator での E タイルチャネルの PLL 消費電力の見積もり
5. インテル® FPGA PTC の精度に影響する要素 x
5.1. トグルレート 5.2. I/O バンクの割り当て
1. インテル® FPGA Power and Thermal Calculator の概要
2. インテル® FPGA Power and Thermal Calculator での消費電力の見積もり
3. インテル® FPGA Power and Thermal Calculator のグラフィカル・ユーザー・インターフェイス
4. インテル® FPGA Power and Thermal Calculator のページ
5. インテル® FPGA PTC の精度に影響する要素
6. インテル® FPGA Power and Thermal Calculator ユーザーガイドのアーカイブ
7. インテル® FPGA Power and Thermal Calculator ユーザーガイド改訂履歴
A. 静的消費電力の測定

4.6. インテル® FPGA PTC - DSP ページ

インテル® FPGA Power and Thermal Calculator (PTC) の DSP データ入力ページの各行は、DSP のデザインモジュールを表します。このモジュールでは、すべてのインスタンスのコンフィグレーション、クロック周波数、トグルの割合、およびレジスター使用率は同じです。
図 30.  インテル® FPGA PTC の DSP ページ


表 14.  DSP ページの情報
列の見出し 詳細
Entity Name

この列には、DSP エンティティーの名前を入力します。これはオプションの値です。
Full Hierarchy Name このエントリーに関連する階層パスを指定します。この入力はオプションです。階層レベルを入力する際は、パイプ文字 (|) で階層レベルを表します。
Configuration このモジュールの DSP ブロックのコンフィグレーションを選択します。
# of Instances

同じコンフィグレーション、クロック周波数、トグルの割合、およびレジスター使用率を備える DSP ブロックのインスタンス数を入力します。この値は、使用する専用 DSP ブロックの数と必ず等しくなるわけではありません。例えば、2 つの 18 × 18 のシンプルな乗算器を FPGA デバイス内の同じ DSP ブロックに実装して使用することができます。この場合、インスタンス数は 2 になります。

特定のモードにおいてデバイスに収めることができるインスタンスの最大数を特定するには、次の手順に従います。

  1. 該当するデバイスファミリーのハンドブックで、「Variable Precision DSP Blocks」の章を開きます。
  2. 「Number of DSP Blocks」の表で、その動作モードにおいてデバイスで利用することができる最大の DSP ブロック数を特定します。
  3. その最大数を、「DSP Block Operation Modes」の表から取得したその動作モードの「# of Mults」の数で除算します。算出される値は、そのデバイスでサポートされる最大のインスタンス数です。
Clock Freq (MHz)

モジュールのクロック周波数を入力します (MHz)。この値は、デバイスファミリーの最大周波数仕様によって制限されます。
Clock Enable % DSP ブロックが有効になっている時間の割合を指定します ( Intel Agilex® 7 デバイスのみ)。
Toggle %

各クロックサイクルでトグルする DSP データ出力の平均割合を入力します。トグルの割合は、0% から 50% です。デフォルト値は 12.5% です。より保守的な消費電力の見積もりを行うには、より高いトグルの割合を使用します。

50% は、ランダムに変化する信号に対応します。信号の半分の時間は同じ値を保持しているため、遷移しません。この値は、DSP ブロックの最大の有意義なトグルレートであると考えられます。
Preadder? DSP ブロックの PreAdder 機能がオンになっている場合は、Yes を選択します。
Coefficient? DSP ブロックの Coefficient 機能がオンになっている場合は、Yes を選択します。
Registered Stages

レジスターされるステージ数を選択します。許可される値は、選択されているモードによって異なります。浮動小数点の積和などの一部のモードでは、レジスターステージを 0 にすることができません。

  • 0 - なし
  • 1 - 入力
  • 2 - 入力および出力
  • 3 - 入力、出力、乗算器
  • 4 - 入力、出力、乗算器、パイプライン・ステージ 2
  • 5 - 入力、出力、乗算器、パイプライン・ステージ 2、浮動小数点加算器
Power (W) Routing

算出された配線による消費電力を示します (W)。

配線による消費電力は、配置と配線に依存します。これは、デザインの複雑さに相関します。示される値は、100 を超える実際のデザインで観察された動作に基づく配線の消費電力の概算を表しています。
Block

DSP ブロックで消費される電力の見積もりを示します (W)。
Total

インテル® FPGA PTCに入力された情報に基づき、推定消費電力を示します (W)。これは、DSP ブロックで消費される総消費電力であり、配線の消費電力とブロックの消費電力に相当します。

User Comments 任意のコメントを入力します。この入力はオプションです。
レベル 2 の表題