4.6. インテル® FPGA PTC - RAMページ
インテル® FPGA PTCのRAMページの各行は、論理RAMモジュールを表します。論理RAMモジュールは、1つ以上の物理RAMブロックを使用して実装することができます。 インテル® FPGA PTCは、指定されている論理幅と深さに基づき、最小数の物理RAMブロックで、可能な限り電力効率の良い方法により、各論理RAMモジュールを実装します。
RAMブロックのモードを選択する際は、 インテル® Quartus® PrimeのCompilerによってRAMがどのように実装されるかを把握している必要があります。例えば、ROMが2つのポートで実装される場合は、ROMではなく真のデュアルポート・メモリーとみなされます。シングルポートおよびROMの実装は、1つのポートのみを使用します。単純なデュアルポートと真のデュアルポートの実装は、ポートAとポートBの両方を使用します。
- Power and Thermal Calculatorは、上で説明しているように、RAMページとPower Summaryの表でMLABの消費電力を報告します。
- Power Summaryの表では、 インテル® Agilex™ デバイスのMLAB消費電力は、RAM、Logic、Miscellaneousの3つのカテゴリーに分かれています。これは、 インテル® Quartus® PrimeのPower Analyzerで提供されるレポートに一致させるために行われています。
| 列の見出し | 説明 | |
|---|---|---|
| Module | この行のRAMモジュール名を入力します。これは、オプションの値です。 |
|
| RAM Type | 実装されるRAMタイプを選択します。 RAMタイプは、 インテル® Quartus® Prime Compilation ReportのType 列で特定することができます。Compilation Reportで、を選択します。 |
|
| # RAM Blocks | モジュール内の、同じメモリータイプとモードを使用し、同じポート・パラメーターをもつRAMブロック数を入力します。各ポートのパラメーターは次のとおりです。
RAMブロックの数は、 インテル® Quartus® Prime Compilation ReportのMLAB cellsまたはM20K blocks列のいずれかで確認することができます。Compilation Reportで、を選択します。
注: このフィールドに入力される値は、論理メモリーブロックの数を表します。指定されているメモリー深度とデータ幅によっては、1つの論理ブロックの実装に複数の物理メモリーブロックが必要になる場合があります。Power and Thermal Calculatorは、指定されているメモリー深度とデータ幅に基づき、最小数の物理ブロックが使用されるように物理メモリーブロックの数を計算し、最も電力効率の良い物理コンフィグレーションを想定します。
|
|
| RAM Data Width | RAMブロックのデータの幅を入力します。この値は、RAMタイプに基づいて制限されます。RAMブロックの幅は、 インテル® Quartus® Prime Compilation ReportのPort A WidthまたはPort B Width列で確認することができます。Compilation Reportで、を選択します。 ポートAとポートBの幅が異なるRAMブロックの場合は、大きいほうの幅を使用します。 |
|
| RAM Depth | RAMブロックの深さをワード数で入力します。 RAMブロックの深さは、 インテル® Quartus® Prime Compilation ReportのPort A DepthまたはPort B Depth列で確認することができます。Compilation Reportで、を選択します。 |
|
| RAM Mode | MLABおよびeSRAMのRAMタイプの場合、このフィールドに可能な値は1つしかありません (Simple Dual Port)。M20KのRAMタイプの場合は、次のモードから選択します。
このモードは、 インテル® Quartus® PrimeのCompilerがRAMを実装する方法に基づいています。メモリーモジュールがどのように実装されるかが不明な場合は、 インテル® Quartus® Prime開発ソフトウェアでテストケースを必要なコンフィグレーションでコンパイルすることができます。RAMモードは、 インテル® Quartus® Prime Compilation ReportのMode列で確認することができます。Compilation Reportで、を選択します。 シングルポートRAMには、読み出しおよび書き込み制御信号を備える1つのポートがあります。シンプルなデュアルポートRAMには、1つの読み出しポートと1つの書き込みポートがあります。真のデュアルポートRAMには2つのポートがあり、それぞれ、読み出しおよび書き込み制御信号を備えます。ROMは読み出し専用のシングルポートRAMです。シンプルなクアッドポートRAMには、合計4つのポート (2つの読み出しポートと2つの書き込みポート) があります。 |
|
| Port A - Clock Freq (MHz) | RAMブロックのポートAのクロック周波数を入力します (MHz)。この値は、RAMタイプとデバイスファミリーの最大周波数仕様によって制限されます。 |
|
| Port A - Clock Enable % | RAMのデータおよびアドレス入力におけるアクティビティーに関係なく、ポートAのクロックイネーブルがアクティブな時間の平均割合です。この値は、0%から100%の間の値にする必要があります。RAMの電力は、クロックイベントが発生した際に主に消費されます。読み出しまたは書き込み動作が行われていない際にクロックイネーブル信号を使用してポートを無効にすると、大幅な消費電力の削減につながります。 |
|
| Port A - Read Enable % | RAMブロックのポートAが読み出しモードになっている時間の割合を入力します。このフィールドは、真のデュアルポートRAMにのみ適用されます。 この値は、0から100%の間の値にする必要があります。 |
|
| Port A - Write Enable % | RAMブロックのポートAが書き込みモードになっている時間の平均割合を入力します。このフィールドは、デュアルポート、真のデュアルポート、およびクアッドポートのRAMにのみ適用されます。 この値は、0から100%の間の値にする必要があります。 |
|
| Port B - Clock Freq (MHz) | RAMブロックのポートBのクロック周波数を入力します (MHz)。 |
|
| Port B - Clock Enable % | RAMのデータおよびアドレス入力におけるアクティビティーに関係なく、ポートBの入力クロックイネーブルがアクティブな時間の平均割合を入力します。 RAMの電力は、クロックイベントが発生した際に主に消費されます。読み出しまたは書き込み動作が行われていない際にクロックイネーブル信号を使用してポートを無効にすると、大幅な消費電力の削減につながります。 |
|
| Port B - Read Enable % | RAMブロックのポートBが読み出しモードになっている時間の割合を入力します。このフィールドは、デュアルポート、真のデュアルポート、およびクアッドポートのRAMとROMにのみ適用されます。 この値は、0から100%の間の値にする必要があります。 |
|
| Port B - Write Enable % | RAMブロックのポートBが書き込みモードになっている時間の割合を入力します。このフィールドは、真のデュアルポート・モードでのみ使用することができます。 この値は、0から100%の間の値にする必要があります。 |
|
| Port C - Write Enable % | RAMブロックがこのポートに書き込みを行っている時間の割合を入力します。Simple Quad-Port Modeでは、すべての部分のクロックとクロックイネーブルが共有され、ポートAと同じです。 この値は、0から100%の間の値にする必要があります。 |
|
| Port D - Read Enable % | RAMブロックがこのポートで読み出しを行っている時間の割合を入力します。Simple Quad-Port Modeでは、すべての部分のクロックとクロックイネーブルが共有され、ポートAと同じです。 この値は、0から100%の間の値にする必要があります。 |
|
| Toggle % | ブロックの出力信号で値が変化する際のクロックサイクルの割合です。この値にクロック周波数とイネーブルの割合を掛け、1秒あたりの遷移数を特定します。この値は、配線の消費電力にのみ影響します。 50%は、ランダムに変化する信号に対応します。信号の半分の時間は同じ値を保持しているため、遷移しません。この値は、RAMブロックの最大の有意義なトグルレートであると考えられます。 |
|
| Power (W) | Routing Power (W) | 算出された配線による消費電力を示します (W)。 配線による消費電力は、配置と配線に依存します。これは、デザインの複雑さに相関します。示される値は、100を超える実際のデザインで観察された動作に基づく配線の消費電力の概算を表しています。 インテル® Quartus® PrimeのPower Analyzerを使用して、デザインで使用される実際の配線に基づく正確な解析を行います。 |
| Block Power (W) | RAMの内部トグルに起因する消費電力を示します (W)。 インテル® Quartus® PrimeのPower Analyzerを使用して、デザインの実際のRAMモードに基づく正確な解析を行います。 |
|
| Total Power (W) | インテル® FPGA PTCに入力された情報に基づき、推定消費電力を示します (W)。総消費電力は、配線の消費電力とブロックの消費電力の合計に等しくなります。 |
|
| User Comments | 任意のコメントを入力します。これはオプションの入力です。 |
|