インテル® FPGA向けPower and Thermal Calculatorユーザーガイド

ダウンロード PDF
ID 683445
日付 10/05/2020
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

ドキュメント目次
ドキュメント目次 x
1. インテル® FPGA向けPower and Thermal Calculatorの概要 2. インテルFPGA向けPower and Thermal Calculatorの設定 3. インテルFPGA向けPower and Thermal Calculatorのグラフィカル・ユーザー・インターフェイス 4. インテルFPGA向けPower and Thermal Calculatorのページ 5. インテルFPGA向けPower and Thermal Calculatorの精度に影響する要素 6. インテルFPGA向けPower and Thermal Calculatorユーザーガイドのアーカイブ 7. インテルFPGA向けPower and Thermal Calculatorユーザーガイド改訂履歴 A. 静的消費電力の測定
1. インテル® FPGA向けPower and Thermal Calculatorの概要 x
1.1. インテル® FPGA PTCの電力モデルステータス 1.2. このドキュメントで使用されている消費電力に関する用語の定義
2. インテルFPGA向けPower and Thermal Calculatorの設定 x
2.1. 入手方法 2.2. スタンドアロン版インテルFPGA向けPower and Thermal Calculatorの入手 2.3. インテルFPGA向けPower and Thermal Calculatorでの消費電力の見積もり
2.3. インテルFPGA向けPower and Thermal Calculatorでの消費電力の見積もり x
2.3.1. FPGAの設計開始前における消費電力の見積もり 2.3.2. FPGAデザイン作成中の消費電力の見積もり 2.3.3. FPGAデザイン完成後の消費電力の見積もり
3. インテルFPGA向けPower and Thermal Calculatorのグラフィカル・ユーザー・インターフェイス x
3.1. インテル® FPGA PTCのSelect Familyダイアログボックス 3.2. インテル® FPGA PTCの基本的なGUIコンポーネント
3.2. インテル® FPGA PTCの基本的なGUIコンポーネント x
3.2.1. インテル® FPGA PTCのデータ入力ページ 3.2.2. インテル® FPGA PTCのフィールドタイプ 3.2.3. インテル® FPGA PTCの入力フィールドの依存関係 3.2.4. インテル® FPGA PTCのデータ入力エラーメッセージ
4. インテルFPGA向けPower and Thermal Calculatorのページ x
4.1. インテル® FPGA PTC - Power Summary 4.2. インテル® FPGA PTC - 共通のページ要素 4.3. インテル® FPGA PTC - Device SelectionウィンドウとThermal Analysisウィンドウ 4.4. インテル® FPGA PTC - Mainページ 4.5. インテル® FPGA PTC - Logicページ 4.6. インテル® FPGA PTC - RAMページ 4.7. インテル® FPGA PTC - DSPページ 4.8. インテル® FPGA PTC - Clockページ 4.9. インテル® FPGA PTC - PLLページ 4.10. インテル® FPGA PTC - I/Oページ 4.11. インテル® FPGA PTC - I/O-IPページ 4.12. インテル® FPGA PTC - Transceiverページ 4.13. インテル® FPGA PTC - HPSページ 4.14. インテル® FPGA PTC - HBMページ (インテルStratix 10デバイスのみ) 4.15. インテル® FPGA PTC - Thermalページ 4.16. インテル® FPGA PTC - Reportページ 4.17. インテル® FPGA PTC - インテル® Enpirion® ページ
5. インテルFPGA向けPower and Thermal Calculatorの精度に影響する要素 x
5.1. トグルレート
1. インテル® FPGA向けPower and Thermal Calculatorの概要
2. インテルFPGA向けPower and Thermal Calculatorの設定
3. インテルFPGA向けPower and Thermal Calculatorのグラフィカル・ユーザー・インターフェイス
4. インテルFPGA向けPower and Thermal Calculatorのページ
5. インテルFPGA向けPower and Thermal Calculatorの精度に影響する要素
6. インテルFPGA向けPower and Thermal Calculatorユーザーガイドのアーカイブ
7. インテルFPGA向けPower and Thermal Calculatorユーザーガイド改訂履歴
A. 静的消費電力の測定

4.10. インテル® FPGA PTC - I/Oページ

インテルFPGA向けPower and Thermal Calculator (インテルFPGA PTC) のI/Oページの各行は、I/OピンのI/O規格、入力終端、電流強度または出力終端、データレート、クロック周波数、出力イネーブルの静的確率、および容量性負荷が同じデザインモジュールを表します。

図 10.  インテル® FPGA PTCのI/Oページ

インテル® FPGA PTCは、SSTLおよび高速トランシーバー・ロジックHSTLに推奨されている外部終端抵抗を使用していることを前提としています。デザインで外部終端抵抗を使用しない場合は、終端されるI/O規格と同じVCCIOおよび同様の電流強度を備えるLVTTL/LVCMOS I/O規格を選択します。

オンチップ終端 (OCT) を使用するには、 インテル® FPGA PTCで、Current Strength/Output Terminationオプションを選択します。

I/O信号に報告される消費電力には、熱消費電力と外部I/Oの消費電力が含まれます。熱消費電力の合計は、次の式に示すように、各電源レールからデバイスが消費する熱消費電力の合計です。

図 11. 熱消費電力の合計 
thermal power = thermal PVCCP + thermal PVCCPT + thermal PVCCIO

次の図は、I/Oの消費電力を示しています。ICCIO電源レールには、熱によるPIOと外部のPIOがどちらも含まれます。

図 12. I/O電源の図

VREFピンでは、最小限の電流が消費されます (通常は10μA未満)。この電流は、汎用I/O (GPIO) ピンで消費される電流と比較すると無視することができます。そのため、 インテル® FPGA PTCでは、VREFピンの電流を計算に含みません。

表 11.  I/Oページの情報
列の見出し 説明
Module この列には、I/O名を指定します。これはオプションの値です。
Application このI/O行のアプリケーションを指定します。GPIOおよびSerDesインターフェイスは、このフィールドを使用してインスタンス化することができます。 I/O-IPページを使用して、外部メモリー・インターフェイス (EMIF) のインターフェイスをインスタンス化します。
Bank Type この行の インテル® Stratix® 10 I/Oバンクのタイプを指定します。
  • 1P8Vバンクは、最大1.8VのI/O規格とLVDS I/O規格をサポートします。
  • 3VIOバンクは、最大3.0VのCMOS I/O規格をサポートします。
  • HPSバンクには、専用のHPSピンが含まれています。
  • HPS-1P8Vバンクは、サポートされるI/O規格の点で1P8Vバンクに類似しています。これらのバンクは、汎用I/OまたはHPSアプリケーションのEMIFインターフェイスとして機能します。
Data Rate

PHYロジックのクロックレートを指定します。メモリークロック周波数に対するPHYロジックのクロック周波数を決定します。

例えば、FPGAからメモリーデバイスに送信されるメモリークロックが800MHzでトグルしている場合のクォーター・レート・インターフェイスは、FPGAのPHYロジックが200MHzで動作することを意味します。
I/O Standard このモジュールのI/Oピンで使用されるI/O規格を指定します。
Input Termination このモジュールの入力ピンと双方向ピンの入力終端設定を指定します。
Current Strength/Output Termination このモジュールの出力ピンと双方向ピンの電流強度または出力終端設定を指定します。電流強度と出力終端は相互に排他的です。
Slew Rate このモジュールの出力ピンと双方向ピンのスルーレート設定を指定します。より低いスルーレート設定を使用することは、スイッチング・ノイズの低減に役立ちますが、遅延が増加する可能性があります。
VOD Setting このモジュールの出力ピンと双方向ピンの差動出力電圧 (VOD) を指定します。数値が小さいほどVODが小さいことを示しており、静的消費電力が減少します。
Pre-Emphasis Setting このモジュールの出力ピンと双方向ピンのプリエンファシス設定を指定します。数値が小さいほどプリエンファシスが小さいことを示しており、動的消費電力が減少します。この列は、 インテル® Stratix® 10のPTCにのみ表示されます。
Programmable De-Emphasis このモジュールの出力ピンと双方向ピンのディエンファシス設定を指定します。数値が大きいほどプリエンファシスが小さいことを示しており、動的消費電力が減少します。この列は、 インテル® Agilex™ のPTCにのみ表示されます。
Pin Direction ピンの信号方向です。出力、入力、または双方向になります。 インテル® Agilex™ デバイスのPTCにのみ適用されます。
# Pins 指定されているコンフィグレーションで使用されるピンの数です。この列は、 インテル® Agilex™ のPTCにのみ表示されます。
# Input Pins このモジュールの入力専用I/Oピンの数を指定します。差動ピンのペアは1つのピンとしてカウントされます。この列は、 インテル® Stratix® 10のPTCにのみ表示されます。
# Output Pins このモジュールの出力専用I/Oピンの数を指定します。差動ピンのペアは1つのピンとしてカウントされます。この列は、 インテル® Stratix® 10のPTCにのみ表示されます。
# Bidir Pins

このモジュールの双方向I/Oピンの数を指定します。差動ピンのペアは1つのピンとしてカウントされます。I/Oピンは、出力イネーブル信号がアクティブな場合は出力として扱われ、出力イネーブル信号が無効になっている場合は入力として扱われます。

双方向ピンとしてコンフィグレーションされているI/Oピンが出力にのみ使用されている場合は、出力専用ピンとしてコンフィグレーションされている場合よりも多くの電力を消費します。これは、出力バッファーがトグルするたびに入力バッファーもトグルすることに起因します (これらは同じピンを共有します)。

この列は、 インテル® Stratix® 10のPTCにのみ表示されます。

Data Rate I/O値がサイクルごとに1回変化するか (シングルデータ・レート) 2回変化するか (ダブルデータ・レート) を示します。
Registered Pins ピンがレジスターされているかいないかを示します。
Toggle % I/O信号で値が変化する際のクロックサイクルの割合です。この値にクロック周波数を掛け、1秒あたりの遷移数を特定します。DDRが選択されている場合、トグルレートは2の追加係数で乗算されます。
OE %

Input TerminationがOFFに設定されているモジュールの場合は、次の時間の平均割合を入力します。

  • 出力I/Oが有効になっている時間
  • 双方向I/Oが出力で有効になっている時間

残りの時間には、次の内容が当てはまります。

  • 出力I/Oはトライステートになります
  • 双方向I/Oは入力になります

出力I/Oが有効になっている間は、Input Terminationをアクティブにすることができないため、Input TerminationがOFFに設定されていないモジュールには、オンチップ終端が非アクティブである時間の平均割合を入力します (オンチップ終端が非アクティブな時間の平均割合は、100%からオンチップ終端がアクティブな時間の割合を引いたものに等しくなります)。この数値は、0%から100%の間の値にする必要があります。

Load (pF) チップ外部のピンの負荷を指定します (pF)。出力ピンと双方向ピンにのみ適用されます。ピンとパッケージの静電容量はすでにI/Oモデルに含まれています。オフチップの静電容量のみを含めます。
Pin Clock Frequency (MHz) クロック周波数です (MHz)。100MHzでトグルの割合が12.5%の場合、各I/Oピンは1秒あたり1,250万回トグルすることを意味します (100 MHz * 12.5%)。
Periphery Clock Freq (MHz)

I/Oサブシステムの内部PHYクロックの周波数です。これは出力専用フィールドです。

SerDesのアプリケーションでは、PHYクロックの周波数は、SerDesレートとシリアル化係数に相関します。

外部メモリー・インターフェイス (EMIF) のアプリケーションでは、PHYクロックの周波数は、メモリークロックの周波数とEMIF IPのDDRレートに相関します。
VCO Clock Freq (MHz)

内部VCOの動作周波数です。これは出力専用フィールドです。

SerDesのアプリケーションでは、VCOの周波数は、SerDesデータレートに相関します。

外部メモリー・インターフェイス (EMIF) のアプリケーションでは、VCOの周波数は、EMIF IPのメモリークロック周波数に相関します。VCOの周波数は、GPIOモードには適用されません。
Digital Power (W) GPIO、EMIFコントローラー、SerDesコントローラーなどのI/Oサブシステムのデジタルドメインで消費される電力です。
Analog Power (W) I/Oサブシステムのアナログドメイン (I/Oバッファーなど) で消費される電力です。
Serialization Factor

各シリアル・データ・ビットのパラレル・データ・ビット数です。SerDes-DPAに使用されます。
Data Rate (Mbps) SerDesチャネルの最大データレートです (Mbps)。
Mode SerDesチャネルが動作しているDPAモードです。
# of Channels このSerDesドメインのデータレートで動作しているチャネル数です。
User Comments 任意のコメントを入力します。これはオプションの入力です。

I/O規格の終端方法の詳細に関しては、I/O and High Speed I/Os in Intel Agilex Devicesを参照してください。

レベル 2 の表題