このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。
1. インテル® FPGA向けPower and Thermal Calculatorの概要
2. インテルFPGA向けPower and Thermal Calculatorの設定
3. インテルFPGA向けPower and Thermal Calculatorのグラフィカル・ユーザー・インターフェイス
4. インテルFPGA向けPower and Thermal Calculatorのページ
5. インテルFPGA向けPower and Thermal Calculatorの精度に影響する要素
6. インテルFPGA向けPower and Thermal Calculatorユーザーガイドのアーカイブ
7. インテルFPGA向けPower and Thermal Calculatorユーザーガイド改訂履歴
A. 静的消費電力の測定
4.1. インテル® FPGA PTC - Power Summary
4.2. インテル® FPGA PTC - 共通のページ要素
4.3. インテル® FPGA PTC - Device SelectionウィンドウとThermal Analysisウィンドウ
4.4. インテル® FPGA PTC - Mainページ
4.5. インテル® FPGA PTC - Logicページ
4.6. インテル® FPGA PTC - RAMページ
4.7. インテル® FPGA PTC - DSPページ
4.8. インテル® FPGA PTC - Clockページ
4.9. インテル® FPGA PTC - PLLページ
4.10. インテル® FPGA PTC - I/Oページ
4.11. インテル® FPGA PTC - I/O-IPページ
4.12. インテル® FPGA PTC - Transceiverページ
4.13. インテル® FPGA PTC - HPSページ
4.14. インテル® FPGA PTC - HBMページ (インテルStratix 10デバイスのみ)
4.15. インテル® FPGA PTC - Thermalページ
4.16. インテル® FPGA PTC - Reportページ
4.17. インテル® FPGA PTC - インテル® Enpirion® ページ
4.11. インテル® FPGA PTC - I/O-IPページ
インテルFPGA向けPower and Thermal Calculator (インテルFPGA PTC) のI/O-IPページの各行は、デザインモジュールを表します。 I/O-IPページを使用し、ターゲットデバイスでサポートされている外部メモリー・インターフェイスIPおよびHPS IPをインスタンス化することができます。I/O-IPページにより、選択されているIPで使用されるリソースを インテル® FPGA PTCの他のページに入力します。
このページに入力されているハード・メモリー・コントローラーおよびHPS IPのアナログI/O消費電力とデジタル消費電力は、I/OページのAnalog PowerフィールドとDigital Powerフィールドで報告されます。IPで他のリソースタイプ (ロジックやPLLなど) を使用している場合、消費電力は対応するページで報告されます。
図 13. インテル® FPGA PTCのI/O-IPページ
I/O-IPページの情報
| 列の見出し | 説明 |
|---|---|
| Module | この列では、IP名を指定します。モジュール名は、選択したIPタイプによって異なります。これは、各IPモジュールとそれに対応する他のページの自動入力されたエントリーを相互に参照するのに役立ちます。この名前は、IP列でIPタイプが選択されると自動的に入力され、変更することはできません。 |
| IP | デザイン内のIPのタイプを指定します。 |
| Voltage | ペリフェラル・デバイスとインターフェイス間の信号のI/O電圧を指定します。 |
| Data Width (Bits) | 特定のIPのインターフェイス・データ幅を指定します (ビット)。 |
| # of DQS Groups | DQSグループの数を指定します。 |
| Memory Device(s) | インターフェイスに接続されるメモリーデバイスの数を指定します。 |
| Total Address Width | 合計アドレス幅を指定します。この値を使用して、必要なアドレスピンの総数を算出します。 |
| DDR Rate | ユーザーロジックのクロックレートを指定します。メモリークロック周波数に対するユーザーロジックのクロック周波数を決定します。例えば、FPGAからメモリーデバイスに送信されるメモリークロックが800MHzでトグルする場合の「クォーターレート」インターフェイスは、FPGAのユーザーロジックが200MHzで動作することを意味します。 |
| PHY Rate | PHYロジックのクロックレートを指定します。メモリークロック周波数に対するPHYロジックのクロック周波数を決定します。例えば、FPGAからメモリーデバイスに送信されるメモリークロックが800MHzでトグルする場合の「クォーターレート」インターフェイスは、FPGAのPHYロジックが200MHzで動作することを意味します。 |
| Memory Clock Frequency (MHz) | メモリークロックの周波数を指定します (MHz)。 |
| PLL Reference Clock Frequency (MHz) | PLLリファレンス・クロックの周波数を指定します (MHz)。 |
| User Comments | 任意のコメントを入力します。これはオプションの入力です。 |