インテル® FPGA向けPower and Thermal Calculatorユーザーガイド

ダウンロード PDF
ID 683445
日付 10/05/2020
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

ドキュメント目次
ドキュメント目次 x
1. インテル® FPGA向けPower and Thermal Calculatorの概要 2. インテルFPGA向けPower and Thermal Calculatorの設定 3. インテルFPGA向けPower and Thermal Calculatorのグラフィカル・ユーザー・インターフェイス 4. インテルFPGA向けPower and Thermal Calculatorのページ 5. インテルFPGA向けPower and Thermal Calculatorの精度に影響する要素 6. インテルFPGA向けPower and Thermal Calculatorユーザーガイドのアーカイブ 7. インテルFPGA向けPower and Thermal Calculatorユーザーガイド改訂履歴 A. 静的消費電力の測定
1. インテル® FPGA向けPower and Thermal Calculatorの概要 x
1.1. インテル® FPGA PTCの電力モデルステータス 1.2. このドキュメントで使用されている消費電力に関する用語の定義
2. インテルFPGA向けPower and Thermal Calculatorの設定 x
2.1. 入手方法 2.2. スタンドアロン版インテルFPGA向けPower and Thermal Calculatorの入手 2.3. インテルFPGA向けPower and Thermal Calculatorでの消費電力の見積もり
2.3. インテルFPGA向けPower and Thermal Calculatorでの消費電力の見積もり x
2.3.1. FPGAの設計開始前における消費電力の見積もり 2.3.2. FPGAデザイン作成中の消費電力の見積もり 2.3.3. FPGAデザイン完成後の消費電力の見積もり
3. インテルFPGA向けPower and Thermal Calculatorのグラフィカル・ユーザー・インターフェイス x
3.1. インテル® FPGA PTCのSelect Familyダイアログボックス 3.2. インテル® FPGA PTCの基本的なGUIコンポーネント
3.2. インテル® FPGA PTCの基本的なGUIコンポーネント x
3.2.1. インテル® FPGA PTCのデータ入力ページ 3.2.2. インテル® FPGA PTCのフィールドタイプ 3.2.3. インテル® FPGA PTCの入力フィールドの依存関係 3.2.4. インテル® FPGA PTCのデータ入力エラーメッセージ
4. インテルFPGA向けPower and Thermal Calculatorのページ x
4.1. インテル® FPGA PTC - Power Summary 4.2. インテル® FPGA PTC - 共通のページ要素 4.3. インテル® FPGA PTC - Device SelectionウィンドウとThermal Analysisウィンドウ 4.4. インテル® FPGA PTC - Mainページ 4.5. インテル® FPGA PTC - Logicページ 4.6. インテル® FPGA PTC - RAMページ 4.7. インテル® FPGA PTC - DSPページ 4.8. インテル® FPGA PTC - Clockページ 4.9. インテル® FPGA PTC - PLLページ 4.10. インテル® FPGA PTC - I/Oページ 4.11. インテル® FPGA PTC - I/O-IPページ 4.12. インテル® FPGA PTC - Transceiverページ 4.13. インテル® FPGA PTC - HPSページ 4.14. インテル® FPGA PTC - HBMページ (インテルStratix 10デバイスのみ) 4.15. インテル® FPGA PTC - Thermalページ 4.16. インテル® FPGA PTC - Reportページ 4.17. インテル® FPGA PTC - インテル® Enpirion® ページ
5. インテルFPGA向けPower and Thermal Calculatorの精度に影響する要素 x
5.1. トグルレート
1. インテル® FPGA向けPower and Thermal Calculatorの概要
2. インテルFPGA向けPower and Thermal Calculatorの設定
3. インテルFPGA向けPower and Thermal Calculatorのグラフィカル・ユーザー・インターフェイス
4. インテルFPGA向けPower and Thermal Calculatorのページ
5. インテルFPGA向けPower and Thermal Calculatorの精度に影響する要素
6. インテルFPGA向けPower and Thermal Calculatorユーザーガイドのアーカイブ
7. インテルFPGA向けPower and Thermal Calculatorユーザーガイド改訂履歴
A. 静的消費電力の測定

4.8. インテル® FPGA PTC - Clockページ

インテルFPGA向けPower and Thermal Calculator (インテルFPGA PTC) のClockページの各行は、クロック・ネットワークもしくは個別のクロックドメインを表します。

インテル® Agilex™ および インテル® Stratix® 10デバイスは、グローバル、リージョナル、およびペリフェラルのクロック・ネットワークをサポートします。 インテル® FPGA PTCは、グローバルクロックとリージョナル・クロックを区別しません。これらの消費電力における差は重要ではありません。

図 8.  インテル® FPGA PTCのClockページ
表 9.  Clockページの情報
列の見出し 説明
Module この列にはクロックドメイン名を入力します。これはオプションの値です。
Clock Freq (MHz) クロックドメインの周波数を入力します。この値は、デバイスファミリーの最大周波数仕様によって制限されます。
注:

インテル® Quartus® Prime開発ソフトウェアからデザインをインポートする際に、インポートされたクロックの周波数の一部が0MHzになる場合があります。これは、次のいずれかの理由によります。

  • クロックの制約が不完全なため、 インテル® Quartus® Prime開発ソフトウェアでクロック周波数を特定するための情報が不足しています。
  • ほとんどトグルしないリセット信号のルーティングにクロックリソースが使用されているため、周波数は0MHzとして報告されています。
Total Fanout

このクロックによって供給されるフリップフロップ、ハイパーレジスター、RAM、デジタル信号処理 (DSP) ブロック、およびI/Oピンの総数を入力します。

インテル® Stratix® 10デバイスの場合、 インテル® Stratix® 10 MLABクロックによって消費される電力は、RAMページで考慮されます。そのため、このページのクロック・ファンアウトには、このクロックドメインによって駆動されるMLABは含まれていません。 インテル® Agilex™ デバイスの場合は、MLABはファンアウトに含まれています。

それぞれのグローバルクロックおよびリージョナル・クロック信号によって駆動されるリソースの数は、 インテル® Quartus® Prime Compilation ReportのFan-out列で報告されます。Compilation ReportでFitterを選択し、Place Stageをクリックします。Global & Other Fast Signals Summaryを選択して、Fan-outの値を確認します。

Global Enable % クロックツリー全体が有効になっている時間の平均割合を入力します。各グローバルクロックのバッファーにはイネーブル信号があり、クロックツリー全体の動的なシャットダウンに使用することができます。
Local Enable %

クロックイネーブルが宛先のフリップフロップに対してHighになる時間の平均割合を入力します。

ALMのフリップフロップのローカル・クロック・イネーブルは、LAB全体の信号に昇格されます。特定のフリップフロップが無効になると、LAB全体のクロックが無効になり、クロックの電力とダウンストリーム・ロジックの電力が切断されます。このページは、クロックツリーの電力への影響のみをモデル化しています。
Utilization Factor

クロック・ネットワークのコンフィグレーションが消費電力に与える影響を表します。

消費電力に大きな影響を与え、この項目でキャプチャーされる特性には、次のものがあります。

  • ネットワークが広く普及しているか
  • ファンアウトが小さいか大きいか
  • 各LAB内のクロックの設定

このフィールドのデフォルト値は、代表的な値です。実際の値はデザインのクロック間で異なり、デザインの配置によって異なります。最も正確な結果を得るには、デザインをコンパイル後に、この値を インテル® Quartus® Prime開発ソフトウェアからインポートする必要があります。 インテル® Quartus® Prime開発ソフトウェアは、詳細な配置情報にアクセスすることができます。

インテル® Quartus® Primeのデザインがない場合、より高い値は一般的に、FPGA上で長い距離に広がり、多くの対象にファンアウトされる信号に対応しています。また、低い値は、よりローカル化されている信号に対応します。

このフィールドをデフォルト値から変更し、ブロックの配置に応じて起こりうる消費電力の変動を調べることができます。この値を変更する際は、一般的なデザインでは極端な値が使用されることはほとんどなく、デザインのわずかなサブセットにのみ使用されることに注意してください。
Total Power (W) クロックの分配に起因する総消費電力を示します (W)。
User Comments 任意のコメントを入力します。これはオプションの入力です。

インテル® Agilex™ デバイスのクロック・ネットワークの詳細に関しては、Intel Agilex Clocking and PLL User Guideを参照してください。

レベル 2 の表題